近年来,功耗是处理器设计领域的关键问题之一.本文提出了一种针对多线程共享缓存通过过滤不必要缓存路(Way)访问来降低CPU动态功耗的缓存结构,称为Thread id Cache.通过设置和预先访问Thread id过滤器来排除每次访问发生时不同线程对组...
详细信息
近年来,功耗是处理器设计领域的关键问题之一.本文提出了一种针对多线程共享缓存通过过滤不必要缓存路(Way)访问来降低CPU动态功耗的缓存结构,称为Thread id Cache.通过设置和预先访问Thread id过滤器来排除每次访问发生时不同线程对组相联缓存同一组(Set)中其它线程私有数据块的访问.在128KB 8路Thread id Cache上对传统并行程序和大数据处理并行程序进行的测试表明,对于不同应用、不同执行线程数,69.8％-87.5％的缓存路访问可以得到消除,相应地,由于访问操作产生的同等的动态功耗可以被有效降低.
功耗是当今处理器设计领域的重要问题之一.随着多核处理器的普及,片上缓存占有了越来越多的芯片面积和功耗.提出一种带有无效缓存路访问过滤机制的低功耗高速缓存结构来降低CPU的动态功耗,具体为,通过无效缓存块的预先检查(Pre-Invalid Way Checking,PIWC)消除对无效缓存路的访问,及通过不匹配缓存路的预先检测(Pre-Mismatch Way Detecting,PMWD)消除对tag低位不匹配缓存路的访问.对实际程序的测试表明,65.2％ -88.9％缓存路的无效访问可以通过以上方法被消除,约60.9％-85.6％由缓存访问带来的动态能耗从而被降低.同时,跟tag-data顺序访问方法相比,对于大多数程序,我们的方法可以获得5.1％ -13.8％的节能效果提升.
近年来,功耗是处理器设计领域的关键问题之一.由于片上缓存占用了越来越多的CPU芯片面积和功耗,本文提出了一种针对多线程共享缓存通过过滤不必要缓存路(Way)访问来降低CPU动态功耗的缓存结构,称为Thread id Cache.通过设置和预先访问Th...
详细信息
近年来,功耗是处理器设计领域的关键问题之一.由于片上缓存占用了越来越多的CPU芯片面积和功耗,本文提出了一种针对多线程共享缓存通过过滤不必要缓存路(Way)访问来降低CPU动态功耗的缓存结构,称为Thread id Cache.通过设置和预先访问Thread id 过滤器(Thread id Filter)来排除每次访问发生时不同线程对组相联缓存同一组(Set)中其它线程私有数据块的访问.本文在128KB 8路Thread id Cache上对传统并行程序和大数据处理并行程序进行了测试,实验结果表明,对于不同应用、不同执行线程数,69.8％-87.5％的缓存路访问可以得到消除,相应地,由于访问操作产生的同等动态功耗可以被有效降低.
暂无评论