检索结果-内蒙古大学图书馆

第十五届全国容错计算学术会议(CFTC'13)

作者：杨恩山黄柯衡胡瑜李晓维龚健刘鸿谨刘波华更新计算机体系结构国家重点实验室中国科学院计算技术研究所北京 100190 中国科学院大学北京 100190 计算机体系结构国家重点实验室中国科学院计算技术研究所北京 100190 北京控制工程研究所北京 100190 空间智能控制技术国防科技重点实验室北京 100190

随着工艺特征尺寸逐渐趋近于纳米级,SRAM型FPGA越来越容易受到软错误的影响而引发系统故障.检查点是进行故障恢复的有效技术,可以将故障系统恢复至之前的正常状态.由于检查点保存和恢复过程中需要暂停系统功能,系统平均恢复时间(mean ti... 详细信息

随着工艺特征尺寸逐渐趋近于纳米级,SRAM型FPGA越来越容易受到软错误的影响而引发系统故障.检查点是进行故障恢复的有效技术,可以将故障系统恢复至之前的正常状态.由于检查点保存和恢复过程中需要暂停系统功能,系统平均恢复时间(mean time to repair,MTTR)对系统性能至关重要.HHC(Hierarchical Hardware Checkpoint)层次化的硬件检查点技术包含高速片上检查点和低速片外检查点,能够对单粒子效应(single event effect,SEE)引起的绝大多数故障采用片内检查点进行恢复,因此可显著降低MTTR.同时,由于HHC仅需在片上保存与用户设计有关的逻辑状态的比特位,而对配置比特位使用ECC进行保护,因此片内存储资源的占用很少.实验数据显示,相对于传统的片外检查点技术,HHC技术可以使MTTR降低94.30％,存储资源占用仅为FPGA的11.11％,可以进一步优化到6％.

关键词：现场可编程门阵列故障恢复层次化硬件检查点

来源：评论

学校读者我要写书评

暂无评论

基于Pthreads的并行DSRC压缩算法设计与实现

基于Pthreads的并行DSRC压缩算法设计与实现

引用

2013全国高性能计算学术年会

作者：詹科张云泉王婷郑晶晶张鹏中国科学院软件研究所并行软件与计算科学实验室北京100190 中国科学院软件研究所并行软件与计算科学实验室北京100190 中国科学院计算技术研究所计算机体系结构国家重点实验室北京100190 中国科学院计算技术研究所计算机体系结构国家重点实验室北京100190 广州中国科学院软件应用技术研究所广州511458

高通量测序仪产生大量的DNA数据,FASTQ是存储DNA数据被广泛使用的数据格式.对FASTQ格式的数据进行压缩处理,能有效的节省存储空间.DSRC算法具有压缩比高的优点,因此对DSRC算法进行并行,能提高压缩FASTQ格式的DNA数据的效率.本文基于Pthr... 详细信息

高通量测序仪产生大量的DNA数据,FASTQ是存储DNA数据被广泛使用的数据格式.对FASTQ格式的数据进行压缩处理,能有效的节省存储空间.DSRC算法具有压缩比高的优点,因此对DSRC算法进行并行,能提高压缩FASTQ格式的DNA数据的效率.本文基于Pthreads,并行了DSRC算法,测试结果表明,当使用4线程,加速比达到3.5.

关键词：脱氧核糖核酸序列并行算法数据压缩加速比

来源：评论

学校读者我要写书评

暂无评论

考虑串扰的集成电路静态定时分析方法

考虑串扰的集成电路静态定时分析方法

引用

第七届中国测试学术会议

作者： Wang Weifang 王伟芳 Li Huawei 李华伟 Insitute of Computing Technology Chinese Academy of Sciences Beijing 100190 计算机体系结构国家重点实验室中国科学院计算技术研究所北京100190

随着集成电路(IC)的工艺尺寸逐渐缩小，片上相邻线之间的耦合电容越来越大，尤其是90nm及以下工艺，线间耦合电容引发的串扰带来的额外时延也越来越大。电路中的时延增大，时钟频率和性能降低，因此，设计流程中对串扰的关注也随之增加... 详细信息

随着集成电路(IC)的工艺尺寸逐渐缩小，片上相邻线之间的耦合电容越来越大，尤其是90nm及以下工艺，线间耦合电容引发的串扰带来的额外时延也越来越大。电路中的时延增大，时钟频率和性能降低，因此，设计流程中对串扰的关注也随之增加。本文介绍了考虑串扰的静态定时分析的基本概念及基于时间窗口和跳变图的分析方法，并将这两种方法应用于一款商业EDA工具。针对商业电路的实验结果显示，考虑串扰的静态定时分析能更准确的分析电路中的时延。文中最后对两种方法进行了简单的比较和分析。

关键词：集成电路设计流程串扰效应静态定时分析时延估计

来源：评论

学校读者我要写书评

暂无评论

有向无环图的高效归约算法

有向无环图的高效归约算法

引用

2014全国理论计算机科学学术年会

作者：侯睿武继刚天津工业大学计算机科学与软件学院天津 300387 计算机体系结构国家重点实验室中国科学院计算技术研究所北京 100190

将一个应用程序部署到给定的片上网络上执行时,需要将应用程序中的每一个子任务都指派给片上网络中的一个节点执行.该问题一般被建模成由一组子任务作为顶点的有向无环图,任务在片上网络上的部署过程就等同于一个有向无环图的顶点向一... 详细信息

将一个应用程序部署到给定的片上网络上执行时,需要将应用程序中的每一个子任务都指派给片上网络中的一个节点执行.该问题一般被建模成由一组子任务作为顶点的有向无环图,任务在片上网络上的部署过程就等同于一个有向无环图的顶点向一个片上网络拓扑的映射过程.而随着应用程序和片上网络规模的增大,计算一个最优的映射方案是典型的难解问题.为了加速有向无环图到片上网络拓扑的映射过程,文中提出了有向无环图的归约算法,使归约后的图中的顶点数量尽可能的与给定片上网络中的节点数量相同.文中提出的图归约算法可以有效地识别出所有可归约子图,这些可归约子图可被归约为单一顶点.新算法的适用范围从嵌套图扩展到了任意图,并且拥有与原算法相同的复杂度量级.本文也提出了一个并行化的算法思想加速了可归约子图的搜索过程.

关键词：片上网络有向无环图归约算法可归约子图

来源：评论

学校读者我要写书评

暂无评论

多核结构片上网络性能-能耗分析及优化方法研究

多核结构片上网络性能-能耗分析及优化方法研究

引用

2012中国计算机大会

作者：张帅宋风龙王栋刘志勇范东睿中国科学院计算技术研究所计算机体系结构国家重点实验室北京市 100190 中国科学院大学北京市 100039 中国科学院计算技术研究所计算机体系结构国家重点实验室北京市 100190 国网信息通信有限公司信息通信运维中心北京市 100761

本文探讨片上网络在执行真实并行程序时的能耗和性能关系并提出一种能耗/性能优化方法。首先，本文提出了一种精确的性能-能耗模型，(a)首次在性能和能耗模型中同时划分出与频率相关和与频率无关的因素，并分析其对性能和能耗的影响。(b... 详细信息

本文探讨片上网络在执行真实并行程序时的能耗和性能关系并提出一种能耗/性能优化方法。首先，本文提出了一种精确的性能-能耗模型，(a)首次在性能和能耗模型中同时划分出与频率相关和与频率无关的因素，并分析其对性能和能耗的影响。(b)其次，首次在性能-能耗模型中建立并行开销、片外访存开销与片上网络规模(节点数)、频率之间的关系，同时引入了并行度、通信模型等与应用相关的因素，使该模型能够同时表达软硬件特性。(c)第三，本文提出了一种基于该性能-能耗模型的性能-能耗优化方法，通过采集程序的通信模型、访存消息数量等数据选择适当的频率和网络节点数来获得片上网络能耗最低值或处理器性能最大值。最后，本文采用8个PARSEC并行程序验证前述模型的准确性并评价性能-能耗优化方法，结果显示本文性能-能耗模型相比传统模型更加精确吻合实验测量结果，性能-能耗优化方法也有效适用于不同种类的并行程序。

关键词：多核片上网络高能效能耗优化

来源：评论

学校读者我要写书评

暂无评论

基于缓存估算模型的代码测试系统性能优化方法

引用

软件 2013年第12期34卷 10-13页

作者：徐教显王雅文北京邮电大学网络与交换技术国家重点实验室北京100876 中国科学院计算技术研究所计算机体系结构国家重点实验室北京100190

为了解决代码测试系统测试C项目的时间开销较大这一问题,本文提出了一种基于缓存估算模型的性能优化方法。该方法向代码测试系统中引入了缓存技术,并且建立了缓存规模估算模型。不相似的C项目应用该模型计算出的缓存规模是不一样的。使... 详细信息

为了解决代码测试系统测试C项目的时间开销较大这一问题,本文提出了一种基于缓存估算模型的性能优化方法。该方法向代码测试系统中引入了缓存技术,并且建立了缓存规模估算模型。不相似的C项目应用该模型计算出的缓存规模是不一样的。使用缓存规模估算模型后,代码测试系统文件缓存的规模能够随着C项目的改变而发生改变,具有动态变化的能力。缓存估算模型已在系统中实现,对4个开源C项目的测试结果表明:该优化方法能有效地提高代码测试系统测试C项目时的时间性能。

关键词：软件测试缓存规模估算文件缓存动态性能优化

来源：评论

学校读者我要写书评

暂无评论

TrustZone中断隔离机制的形式化验证

引用

小型微型计算机系统 2023年第9期44卷 2105-2112页

作者：付俊仪张倩颖王国辉李希萌施智平关永首都师范大学信息工程学院北京100048 高可靠嵌入式系统北京市工程研究中心北京100048 中国科学院计算技术研究所计算机体系结构国家重点实验室北京100190 电子系统可靠性技术北京市重点实验室北京100048 北京成像理论与技术高精尖创新中心北京100048

TrustZone技术通过对硬件进行安全扩展,为软件提供了相互隔离的可信执行环境和通用执行环境.中断隔离机制是TrustZone的关键隔离机制,确保安全中断和非安全中断分别在可信执行环境和通用执行环境中被处理,该机制不正确可能导致安全中断... 详细信息

TrustZone技术通过对硬件进行安全扩展,为软件提供了相互隔离的可信执行环境和通用执行环境.中断隔离机制是TrustZone的关键隔离机制,确保安全中断和非安全中断分别在可信执行环境和通用执行环境中被处理,该机制不正确可能导致安全中断被通用执行环境处理,从而影响可信执行环境的安全性.本文提出ARMv8 TrustZone架构中断隔离机制的形式化验证方法,在定理证明器Isabelle/HOL中建立包含中断隔离机制关键软硬件的形式化模型,该模型为状态迁移系统,包括中断处理程序、TrustZone Monitor、中断控制器等组件;在证明模型满足正确性的基础上,通过展开定理验证无干扰、无泄露、无影响等信息流安全属性,结果表明TrustZone中断隔离机制满足信息流安全属性,在中断处理过程中不存在隐蔽的信息流通道.

关键词： TrustZone 可信执行环境中断隔离信息流安全形式化验证

来源：评论

学校读者我要写书评

暂无评论

基于顶点加权的介度中心近似算法研究

基于顶点加权的介度中心近似算法研究

引用

2014全国高性能计算学术年会

作者：王敏王蕾冯晓兵曹宝香中国科学院计算技术研究所计算机体系结构国家重点实验室北京 100190 曲阜师范大学信息科学与工程学院山东日照 276800 中国科学院计算技术研究所计算机体系结构国家重点实验室北京 100190 曲阜师范大学信息科学与工程学院山东日照 276800

介度中心(Betweenness Centrality)是衡量网络节点重要程度的一个广泛使用的指标,最快的介度中心算法需要计算n次单源最短路径,时间复杂度是O(V*E).介度中心算法的瓶颈就在于计算量太大,导致运行时间太长,无法在实际中应用,因此需要从... 详细信息

介度中心(Betweenness Centrality)是衡量网络节点重要程度的一个广泛使用的指标,最快的介度中心算法需要计算n次单源最短路径,时间复杂度是O(V*E).介度中心算法的瓶颈就在于计算量太大,导致运行时间太长,无法在实际中应用,因此需要从近似算法的角度降低介度中心算法的计算量.目前介度中心近似算法在计算自然图时对计算量的降低并不显著.为了进一步降低介度中心算法的计算量,本文提出一种基于顶点加权的介度中心近似算法,该算法采用顶点加权的方式将多次重复计算过程累加到一次计算过程上,结合选择高影响力源点的方法可以大大降低介度中心算法的计算量,加速比平均达到了25倍,并且最大误差百分比小于0.01％.

关键词：网络节点介度中心近似算法顶点加权计算量

来源：评论

学校读者我要写书评

暂无评论

Leon3多核处理器的FPGA跨层次可靠性设计与实现

Leon3多核处理器的FPGA跨层次可靠性设计与实现

引用

第七届中国测试学术会议

作者：陈国路黄柯衡胡瑜李晓维刘波刘鸿谨龚健华更新计算机体系结构国家重点实验室中国科学院计算技术研究所北京100190 中国科学院研究生院北京100049 计算机体系结构国家重点实验室中国科学院计算技术研究所北京100190 北京控制工程研究所北京100190 空间智能控制技术国防科技重点实验室北京100190

SRAM型FPGA具有设计开发周期短、设计制造成本低、可反复编程、灵活性高等优点，在航空航天领域中的应用逐渐受到重视。但是SRAM型FPGA极易受空间高能带电粒子导致的单粒子翻转效应的影响，严重制约芯片可靠性。本文针对SRAM型FPGA的可... 详细信息

SRAM型FPGA具有设计开发周期短、设计制造成本低、可反复编程、灵活性高等优点，在航空航天领域中的应用逐渐受到重视。但是SRAM型FPGA极易受空间高能带电粒子导致的单粒子翻转效应的影响，严重制约芯片可靠性。本文针对SRAM型FPGA的可靠性问题，提出并实现了基于动态重配置的可靠性设计和基于配置文件回读的跨层次可靠性设计方法。基于动态重配置的可靠性设计利用SRAM型FPGA动态重配置技术，在三模冗余的基础上对故障模块进行动态恢复，在功能层次对设计进行保护。基于配置文件回读的可靠性设计利用FPGA内部配置接口，对配置数据进行回读和校验，在配置层次对设计进行保护。在基于LEON3处理器的实验平台上的实验结果表明，本文实现的跨层次可靠性设计方案能有效的容忍单粒子翻转故障，提高系统可靠性。

关键词：电路设计现场可编程门阵列可靠性设计单粒子翻转故障功能模块

来源：评论

学校读者我要写书评

暂无评论

BDSim:面向大数据应用的组件化高可配并行模拟框架

BDSim:面向大数据应用的组件化高可配并行模拟框架

引用

第二届CCF大数据学术会议

作者：李文明叶笑春张洋宋风龙王达唐士斌范东睿中国科学院计算技术研究所计算机体系结构国家重点实验室北京中国 100190 中国科学院大学北京中国100049 中国科学院计算技术研究所计算机体系结构国家重点实验室北京中国 100190 华为技术有限公司中央研究院北京中国 100085 高效能服务器和存储技术国家重点实验室北京中国100085

大规模并行模拟是研究大数据体系结构的重要方法,对大数据应用及众核体系结构的发展有着不可替代的推动作用.然而,目前的模拟技术不能满足大数据体系结构研究的需求,主要体现在模拟速度慢、配置过程复杂、可扩展性差等方面.为了解决此问... 详细信息

大规模并行模拟是研究大数据体系结构的重要方法,对大数据应用及众核体系结构的发展有着不可替代的推动作用.然而,目前的模拟技术不能满足大数据体系结构研究的需求,主要体现在模拟速度慢、配置过程复杂、可扩展性差等方面.为了解决此问题,评估面向大数据应用的高通量众核体系结构的性能与功耗,本文提出了面向大数据应用的并行模拟框架——BDSim.该框架基于组件化思想,将功能组件与框架服务单元组成并行功能单元,并可根据负载情况,自由配置组件与框架服务单元之间的映射关系.为了提高组件之间的通信和同步效率,本文提出了一种非阻塞无锁通信优化方法,和一种CMB保守同步算法的优化算法——NMTRT-CMB同步算法.通过模拟不同并发规模的基于2D-Mesh网络的众核系统的实验结果表明,与基于锁的并行通信方法相比,框架采用的非阻塞无锁通信优化方法可以提高并行模拟速度约10％,与CMB同步算法相比,NMTRT-CMB同步算法可以减少空消息数量达90％以上。

关键词：数据库体系结构并行模拟通信方式同步算法

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：