检索结果-内蒙古大学图书馆

计算机研究与发展 2021年第3期58卷 668-680页

作者：赖庆宽吕方贺春林何先波冯晓兵计算机体系结构国家重点实验室(中国科学院计算技术研究所) 北京100190 中国科学院计算技术研究所北京100190 中国科学院大学北京100049 西华师范大学计算机学院四川南充637009

编译器性能是计算机系统架构充分发挥优势的体现,编译器优化受机器平台与编译器特征的影响.编译器分析是在目标编译器与多参照编译器、目标平台与多参照平台之间进行的,即编译器与平台的组合是分析的基础.只有在多组合情况下才能为目标... 详细信息

编译器性能是计算机系统架构充分发挥优势的体现,编译器优化受机器平台与编译器特征的影响.编译器分析是在目标编译器与多参照编译器、目标平台与多参照平台之间进行的,即编译器与平台的组合是分析的基础.只有在多组合情况下才能为目标编译器优化提供最大可能的性能提升空间和详细的优化方案,但增加编译器与平台的组合往往会增加无法计量的分析工作量.为此,提出了一种基于峰值架构的面向跨平台跨编译器分析方法.基于峰值架构集为目标编译器构建理想性能空间,结合细粒度优势优化定位技术为目标编译器提供优势优化选项和优化方向,并实现编译器优化.最后通过实验验证了该分析技术的实用性与普适性,并为Intel平台上的目标编译器gcc提供了优化方向.

关键词：编译器优化峰值架构理想性能空间优势优化选项优化方向

来源：评论

学校读者我要写书评

暂无评论

基于资源配置等效性的数据中心能耗优化

引用

高技术通讯 2016年第4期26卷 323-332页

作者：孙发强鄢贵海李华伟韩银和中国科学院计算技术研究所计算机体系结构国家重点实验室北京100190

针对数据中心服务器的低能效问题,进行了利用资源配置的等效性来优化服务器能效比的研究。研究发现,应用程序的多种资源分配方案具有相同的性能,但表现出较大的能耗差异,这种现象叫做"基于性能等效的资源配置",简称"等... 详细信息

针对数据中心服务器的低能效问题,进行了利用资源配置的等效性来优化服务器能效比的研究。研究发现,应用程序的多种资源分配方案具有相同的性能,但表现出较大的能耗差异,这种现象叫做"基于性能等效的资源配置",简称"等效配置"。基于这种观察,提出了两种优化能效比的算法——SmartRank算法和Smart Balance算法。SmartRank算法使用资源等效替换的方法寻找能耗最低的资源配置,来达到局部最优的能效比;Smart Balance算法通过评估资源需求向量与剩余资源间的关系来均衡资源分配,同时兼顾单个应用的能耗开销,从而达到全局最大能效比。实验表明,通过对这两个算法的优化,可实现平均节省3%的系统能耗,局部最大可以节省12.5%的能耗。

关键词：功耗管理数据中心资源等效替换资源利用率资源分配

来源：评论

学校读者我要写书评

暂无评论

面向功能向量的并行逻辑模拟

引用

计算机辅助设计与图形学学报 2023年第5期35卷 803-810页

作者：赖李洋杨玉鑫李华伟林晓泽汕头大学电子信息工程系汕头515063 中国科学院计算技术研究所计算机体系结构国家重点实验室北京100190

为了提高数字系统中功能向量的模拟效率并获得良好的性能扩展性,提出一种并行逻辑模拟算法.首先针对异质计算中图形显卡和多核微处理器的架构特性,结合同层级逻辑门仿真的任务并行性和竞争包容的事件管理机制;然后采用基于位操作的门运... 详细信息

为了提高数字系统中功能向量的模拟效率并获得良好的性能扩展性,提出一种并行逻辑模拟算法.首先针对异质计算中图形显卡和多核微处理器的架构特性,结合同层级逻辑门仿真的任务并行性和竞争包容的事件管理机制;然后采用基于位操作的门运算、基于时帧的模拟以及基于VCD的功能向量进行逻辑仿真.在超百万门的开源电路openMSP和ISCAS89上的实验结果表明,对比单线程算法,功能向量模拟可以获得8.9~86.8的性能加速比,且加速比与电路的规模成正比.

关键词：并行逻辑模拟功能向量仿真异质并行计算

来源：评论

学校读者我要写书评

暂无评论

面向异构多核处理器的FPGA验证

引用

计算机研究与发展 2021年第12期58卷 2684-2695页

作者：李小波唐志敏李文计算机体系结构国家重点实验室(中国科学院计算技术研究所) 北京100190 中国科学院大学计算机科学与技术学院北京100049 上海处理器技术创新中心上海200120

随着处理器架构的发展,高性能异构多核处理器不断涌现.由于高性能异构多核处理器的设计十分复杂,为了降低设计风险,缩短验证周期,提前进行软件开发,复现硅后问题等,通常需要搭建现场可编程门阵列(field programmable gate array,FPGA)... 详细信息

随着处理器架构的发展,高性能异构多核处理器不断涌现.由于高性能异构多核处理器的设计十分复杂,为了降低设计风险,缩短验证周期,提前进行软件开发,复现硅后问题等,通常需要搭建现场可编程门阵列(field programmable gate array,FPGA)的原型验证平台,并基于FPGA平台开展种类繁多,功能各异的软硬协同验证和调试工作.提出的基于同构FPGA平台对异构多核高性能处理器的FPGA调试、验证方法,有效地利用了异构多核处理器的架构特征,同构FPGA的对称特点,以层次化的方法自顶向下划分FPGA,自底向上构建FPGA平台.结合差速桥、自适应延迟调节、内嵌的虚拟逻辑分析仪(virtual logic analyzer,VLA)等技术可快速完成FPGA平台的点亮(bring-up)和部署.所提出的多核互补,核间替换模拟的调试SHELL等方法可以快速完整地对目标高性能异构多核处理器进行FPGA验证.通过该FPGA原型验证平台,成功地完成了硅前验证,软硬件协同开发和测试,硅后问题复现工作,并为下一代处理器架构设计提供了快速的硬件平台.

关键词：异构多核 FPGA原型验证差速桥自适应延迟调节虚拟逻辑分析仪核间替换模拟

来源：评论

学校读者我要写书评

暂无评论

模块化片上系统中高级可扩展接口的死锁避免

引用

电子与信息学报 2023年第9期45卷 3175-3183页

作者：郭振江王焕东张福新肖俊华计算机体系结构国家重点实验室北京100190 中国科学院计算技术研究所北京100190 中国科学院大学计算机科学与技术学院北京100049 龙芯中科技术有限公司北京100190

模块化片上系统(MSoC)包含多个独立的IP组件及多个可能的子网络,这种异构集成的方式往往为片上网络(NoC)引入潜在的死锁。该文基于模块化异构系统MSoC研究了使用高级可扩展接口(AXI)协议的片上网络中3种类型的死锁。MSoC包含多种常见的... 详细信息

模块化片上系统(MSoC)包含多个独立的IP组件及多个可能的子网络,这种异构集成的方式往往为片上网络(NoC)引入潜在的死锁。该文基于模块化异构系统MSoC研究了使用高级可扩展接口(AXI)协议的片上网络中3种类型的死锁。MSoC包含多种常见的异构组件,以及由多个独立子网络集成的片上网络,能够充分反映真实芯片的复杂性和不规则性。该文发现除环形通道导致的死锁外,基于AXI的片上网络还涉及双重路径死锁和桥接死锁。该文还提出一种两阶段算法检测片上网络中可能存在的这3种死锁。相比于通用验证方法学(UVM)随机验证,使用该算法可以将检测时长从几个月缩短到几个小时,提高片上网络的可靠性和鲁棒性。

关键词：片上网络模块化片上系统死锁避免高级可扩展接口协议

来源：评论

学校读者我要写书评

暂无评论

一种多线程程序内存系统模拟器Trace驱动仿真方法

引用

计算机研究与发展 2015年第6期52卷 1266-1277页

作者：朱鹏飞卢天越陈明宇计算机体系结构国家重点实验室(中国科学院计算技术研究所) 北京100190 中国科学院大学北京100049 中国科学院计算技术研究所先进计算机系统研究中心北京100190

伴随大数据计算时代的到来,片上多核处理器为提高多线程程序服务器吞吐率发挥巨大作用,同时其内存系统的访问延迟越来越影响系统性能.目前,路径驱动(trace-driven)仿真方法比执行驱动(execution-driven)运行速度快,被内存系统研究者广... 详细信息

伴随大数据计算时代的到来,片上多核处理器为提高多线程程序服务器吞吐率发挥巨大作用,同时其内存系统的访问延迟越来越影响系统性能.目前,路径驱动(trace-driven)仿真方法比执行驱动(execution-driven)运行速度快,被内存系统研究者广泛采用.但是路径驱动在仿真并发线程时,会同时导致宏观和微观的访存错位.而实际多线程程序运行过程中,不会发生这种访存错位行为.通过理论分析和计算,访存错位引起路径驱动的仿真结果存在明显偏差.针对上述问题,提出了一种方法来避免路径驱动仿真发生宏观和微观访存错位,精确回放采集阶段的多线程程序行为.实验数据显示,在避免宏观访存trace错位后,多线程程序的多个仿真指标出现最高10.22%的变化;对于部分访存密集型的多线程程序,避免微观访存trace错位可以使算数平均IPC出现大于50%的变化.为研究交互线程的内存系统行为提供一种更加准确的路径驱动方法.

关键词：路径驱动仿真精确度内存系统多线程程序 trace采集回放

来源：评论

学校读者我要写书评

暂无评论

面向3D生成对抗网络的频域加速器设计

引用

计算机辅助设计与图形学学报 2023年第6期35卷 953-960页

作者：江卓燊刘博生唐忆滨武继刚广东工业大学计算机学院广州510006 中国科学院计算技术研究所计算机体系结构国家重点实验室北京100190 武汉数字工程研究所武汉430074

三维生成对抗网络(3D generative adversarial networks,3D GANs)广泛应用于模型预测、对象生成等领域.针对当前3D GANs加速器存在计算开销高、访存能耗高等问题,提出一种基于快速傅里叶变换(FFTs)的3D GANs频域加速器设计(FAG).首先针... 详细信息

三维生成对抗网络(3D generative adversarial networks,3D GANs)广泛应用于模型预测、对象生成等领域.针对当前3D GANs加速器存在计算开销高、访存能耗高等问题,提出一种基于快速傅里叶变换(FFTs)的3D GANs频域加速器设计(FAG).首先针对3D GANs加速器计算开销高的问题,提出支持频域3D GANs计算的硬件架构,利用频域低计算复杂度特性和频域反卷积中的零值模式以减少计算开销;其次针对3D GANs加速器访存能耗高的问题,提出支持3D卷积和反卷积计算的频域映射调度流,利用频域共轭对称特性和反卷积中的零值模式减少访存开销.基于ModelNet数据集和3个3D GANs模型(3DGAN,3D-IWGAN和3D-PhysNet)的评估结果表明,与具有代表性的频域加速器相比,FAG可使性能提高76%,能效提高141%;与具有代表性的空间域加速器相比,FAG的性能提高6倍,能效提高46倍.

关键词：频域加速器 3D GANs 反卷积数据重用调度流

来源：评论

学校读者我要写书评

暂无评论

二进制翻译系统中信号处理机制的研究

引用

高技术通讯 2015年第6期25卷 543-551页

作者：远翔武成岗王振江中国科学院计算技术研究所计算机体系结构国家重点实验室北京100190 中国科学院大学北京100190

考虑到用户级二进制翻译(BT)系统需要支持在应用程序特别是多线程程序中广泛使用的信号机制,研究了用户级BT系统中的信号处理问题。详细分析了BT系统在处理信号时存在的各种问题,在此基础上设计了一种新的BT系统执行框架,用以降低用户... 详细信息

考虑到用户级二进制翻译(BT)系统需要支持在应用程序特别是多线程程序中广泛使用的信号机制,研究了用户级BT系统中的信号处理问题。详细分析了BT系统在处理信号时存在的各种问题,在此基础上设计了一种新的BT系统执行框架,用以降低用户级BT系统由于同时处理自己的信号和访客程序的信号造成的信号处理复杂度;提出了BT系统的信号隔离机制,用以避免BT系统处理信号时出现信号丢失和死锁问题,有效提高信号处理的健壮性。该机制的性能和有效性已通过测试试验得到验证。

关键词：用户级二进制翻译(BT) 信号处理多线程框架信号隔离

来源：评论

学校读者我要写书评

暂无评论

基于交互冲突的服务互操作匹配性检测

引用

计算机学报 2013年第12期36卷 2479-2490页

作者：公帅熊锦华刘志勇中国科学院计算技术研究所网络数据科学与工程研究中心北京100190 中国科学院大学北京100190 中国科学院计算技术研究所计算机体系结构国家重点实验室北京100190

随着互联网中包含多个交互的复杂服务的大量出现,如何有效检测服务之间的匹配性至关重要.与传统的业务流程互操作匹配性验证不同,在互联网环境下匹配性检测,一方面要面临如何实现快速检测的挑战,另一方面要解决如何准确地检测完整且精... 详细信息

随着互联网中包含多个交互的复杂服务的大量出现,如何有效检测服务之间的匹配性至关重要.与传统的业务流程互操作匹配性验证不同,在互联网环境下匹配性检测,一方面要面临如何实现快速检测的挑战,另一方面要解决如何准确地检测完整且精确的不匹配原因以便及时修正.为此,文中提出了一种基于交互冲突的服务互操作性检测方法,该方法利用局部交互之间的行为约束关系检测复杂服务互操作的匹配性,并形式化证明了该方法能够获得与经典的互操作匹配性检测方法一致的检测结果.与经典的互操作匹配性检测方法相比,该文方法时间复杂度低且检测结果可以确切地给出完整、精确的互操作不匹配的原因.

关键词： Web服务业务流程互操作匹配性检测行为约束关系

来源：评论

学校读者我要写书评

暂无评论

内存体系划分技术的研究与发展

引用

软件学报 2022年第2期33卷 751-769页

作者：邱杰凡华宗汉范菁刘磊浙江工业大学计算机科学与技术学院浙江杭州310023 计算机体系结构国家重点实验室Sys-Inventor Lab(中国科学院计算技术研究所) 北京100190

在多核计算机时代,多道程序在整个共享内存体系上的“访存干扰”是制约系统总体性能和服务质量的重要因素.即使当前内存资源已相对丰富,但如何优化内存体系的性能、降低访存干扰并高效地管理内存资源,仍是计算机体系结构领域的研究热点... 详细信息

在多核计算机时代,多道程序在整个共享内存体系上的“访存干扰”是制约系统总体性能和服务质量的重要因素.即使当前内存资源已相对丰富,但如何优化内存体系的性能、降低访存干扰并高效地管理内存资源,仍是计算机体系结构领域的研究热点.为深入研究该问题,详述将“页着色(page coloring)”内存划分技术应用于整个内存体系(包括Cache、内存通道以及内存DRAM Bank),进而消除了并行多道程序在共享内存体系上的访存干扰的一系列先进方法.从DRAM Bank、Channel与Cache以及非易失性内存(non-volatile memory,NVM)等内存体系中介质为切入点,层次分明地展开论述:首先,详述将页着色应用于多道程序在DRAM Bank与通道的划分,消除多道程序间的访存冲突;随后是将页着色应用于在内存体系中Cache和DRAM的“垂直”协同划分,可同时消除多级内存介质上的访存干扰;最后是将页着色应用于包含NVM的混合内存体系,以提高程序运行效率和系统整体效能.实验结果表明,所提内存划分方法提高了系统整体性能(平均5%-15%)、服务质量(QoS),并有效地降低了系统能耗.通过梳理和总结,较为全面地展现了内存体系划分技术的核心思想、关键技术、应用架构及发展脉络.对未来优化内存体系性能、服务器性能及服务质量相关的工作提供了参考.

关键词：页着色共享内存访存干扰内存划分

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：