检索结果-内蒙古大学图书馆

高性能计算技术 2011年第1期 28-37页

作者：雷峥蒙宋风龙张轮凯唐士斌范东睿中国科学院计算技术研究所计算机系统结构重点实验室北京100190 中国科学院研究生院北京 100039 中国科学院计算技术研究所计算机系统结构重点实验室北京100190

由于硅技术在处理器工业发展中对处理器工业的影响,为了满足当前对高性能和高吞吐率的需求,众核处理器成为主流计算机体系结构.然而,因为速度限制和精确度的不足,使用传统的方法对众核处理器进行模拟和仿真远远不能满足需求.使用FPGA原... 详细信息

由于硅技术在处理器工业发展中对处理器工业的影响,为了满足当前对高性能和高吞吐率的需求,众核处理器成为主流计算机体系结构.然而,因为速度限制和精确度的不足,使用传统的方法对众核处理器进行模拟和仿真远远不能满足需求.使用FPGA原型验证能显著提高模拟的速度,但是设计的复杂度和验证难度也相应增加.本文提出一种Godson-T众核验证平台(GVE:Godson-T Verification Engine),目的是对Godson.T众核处理器的设计提供快速原型验证和调试机制.GVE使用了在同一个板卡上有6个Xilinx Virtex-5 Lx330FPGA的硬件平台,因此能够将Godson-T众核处理器和外围设备全部映射到FPGA中.除硬件平台外,本文提出的工具链Godson-T Studio可为众核验证工作提供编译器、程序加载器、调试器和监控器,同时,通过本文提出的新技术,即Check-point和ILA-check还可解决精确度损失的问题.实际运行情况表明,GVE由于有很高的运行速度和较为精准的调试功能,能够极大地缩短验证周期,如可以在一个小时内完成几千个测试程序,而基于软件的方法却需要几天的时间才能执行完毕.基于以上特征,GVE为16节点的Godson-T众核处理器流片项目做出巨大贡献.

关键词： Godson-T众核结构原型调试验证平台

来源：评论

学校读者我要写书评

暂无评论

ESDQL:一种评估小时延缺陷覆盖率的度量标准

ESDQL:一种评估小时延缺陷覆盖率的度量标准

引用

第十四届全国容错计算学术会议

作者：朱雪峰李华伟李晓维中国科学院计算机系统结构重点实验室中国科学院计算技术研究所北京 100190 中国科学院研究生院北京 100039 中国科学院计算机系统结构重点实验室中国科学院计算技术研究所北京 100190

随着工艺的不断发展，越来越多的因素会在电路中引入小时延缺陷，因此检测小时延缺陷变的非常必要。本文首先回顾已有的几个评估小时延缺陷覆盖情况的度量标准并分析它们的优缺点。这些度量标准由于没有排除已经被测到的大时延缺陷的干... 详细信息

随着工艺的不断发展，越来越多的因素会在电路中引入小时延缺陷，因此检测小时延缺陷变的非常必要。本文首先回顾已有的几个评估小时延缺陷覆盖情况的度量标准并分析它们的优缺点。这些度量标准由于没有排除已经被测到的大时延缺陷的干扰而不能准确反映测试集对于小时延缺陷的覆盖情况。进而提出了一种用来准确评估小时延缺陷覆盖率的新的度量标准：扩展统计时延质量等级（Extended Statistical Delay Quality Level，ESDQL）。实验结果表明ESDQL在评估测试集的时延测试质量以及对测试向量自动生成（Automatic Test Pattern Generation, ATPG）的指导方面都优于已有的度量标准。

关键词：集成电路小时延缺陷跳变故障电路测试

来源：评论

学校读者我要写书评

暂无评论

基于存储级并行的同时多线程电压紧急容错技术

基于存储级并行的同时多线程电压紧急容错技术

引用

第十四届全国容错计算学术会议

作者：胡杏胡瑜李晓维中国科学院计算机系统结构重点实验室中国科学院计算技术研究所北京100190 中国科学院研究生院北京100049 中国科学院计算机系统结构重点实验室中国科学院计算技术研究所北京100190

时钟门控技术引起的电流波动以及供电网络上的寄生阻抗效应，共同形成感应噪声(dI/dt)并引起供电电压波动。供电电压波动过大可能引发时延故障并最终影响系统正确运行，这类电压波动被称为电压紧急。相比于单线程处理器，同时多线程处... 详细信息

时钟门控技术引起的电流波动以及供电网络上的寄生阻抗效应，共同形成感应噪声(dI/dt)并引起供电电压波动。供电电压波动过大可能引发时延故障并最终影响系统正确运行，这类电压波动被称为电压紧急。相比于单线程处理器，同时多线程处理器随着线程数的增多，其电压紧急呈现频度大和幅度高的特点。本文分析了同时多线程处理器中的电压紧急特性，并结合程序的存储级并行性，提出了一种线程调度策略以避免发生资源拥塞，从而减少电压紧急对系统性能的影响。

关键词：多线程处理器存储级并行感应噪声容错技术

来源：评论

学校读者我要写书评

暂无评论

一种面向差错容忍应用的数字系统故障关键性评估方法

一种面向差错容忍应用的数字系统故障关键性评估方法

引用

第十四届全国容错计算学术会议

作者：方运潭李华伟李晓维中国科学院计算机系统结构重点实验室北京 100190 中国科学院计算技术研究所北京 100190 中国科学院研究生院北京 100049 中国科学院计算机系统结构重点实验室北京 100190 中国科学院计算技术研究所北京 100190

随着集成电路工艺尺寸的进一步缩小，制造出可靠或功能完全正确的数字电路越来越困难，设计成本越来越高，系统可扩展性也面临着挑战。同时，多媒体和通信领域的应用以及一些新型应用本身可以容忍部分差错，这使得差错容忍的计算成为一... 详细信息

随着集成电路工艺尺寸的进一步缩小，制造出可靠或功能完全正确的数字电路越来越困难，设计成本越来越高，系统可扩展性也面临着挑战。同时，多媒体和通信领域的应用以及一些新型应用本身可以容忍部分差错，这使得差错容忍的计算成为一种新的计算模式。不同于缺陷容忍和故障容忍，差错容忍依据应用特性放松了对电路输出的正确性要求。
　　本文从差错容忍的角度提出了一种跨层次故障关键性评估方法。以一款H.264/AVC视频解码器为例，评估发现不同的功能模块内的故障由于其产生的差错对应用的影响程度不同而具有不同的重要程度，同一个模块内的故障也具有不同的重要程度。故障关键性的评估能够指导测试以提高成品率，并减少可靠性设计所需的成本。

关键词：集成电路差错容忍电路测试故障评估

来源：评论

学校读者我要写书评

暂无评论

冷冻电镜三维重构在CPU-GPU系统中的并行性

冷冻电镜三维重构在CPU-GPU系统中的并行性

引用

第三届中国国家网格学术年会

作者：李兴建李临川谭光明张佩珩中国科学院计算技术研究所计算机系统结构重点实验室，北京100190 中国科学院研究生院，北京100049 中国科学院计算技术研究所计算机系统结构重点实验室，北京100190

为了有效地发掘和利用异构系统在应用和体系结构上的并行性，以冷冻电镜三维重构为例展示如何利用应用程序潜在的并行性。通过分析重构计算所有的并行性，实现了将动态自适应的划分算法用于任务在异构系统上高效的分发。在曙光星云系统... 详细信息

为了有效地发掘和利用异构系统在应用和体系结构上的并行性，以冷冻电镜三维重构为例展示如何利用应用程序潜在的并行性。通过分析重构计算所有的并行性，实现了将动态自适应的划分算法用于任务在异构系统上高效的分发。在曙光星云系统的部分节点系统(32节点)上评估并行化的程序性能。实验证明：多层次的并行化是CPU与GPU异构系统上开发并行性的有效模式;CPU-GPU混合程序在给定问题规模上相对单纯CPU程序获得2.4倍加速比。

关键词：并行策略高性能计算统一计算设备架构冷冻电镜

来源：评论

学校读者我要写书评

暂无评论

MPIAlltoall通信在多核机群中的优化

MPIAlltoall通信在多核机群中的优化

引用

2011年全国高性能计算学术年会(HPC china2011)

作者：李强孙凝晖霍志刚马捷中国科学院计算技术研究所高性能计算机研究中心北京 100190 中国科学院计算机系统结构重点实验室北京 100190 中国科学院研究生院北京 100039 中国科学院计算技术研究所高性能计算机研究中心北京 100190 中国科学院计算机系统结构重点实验室北京 100190 中国科学院计算技术研究所高性能计算机研究中心北京 100190

MPI Alltoall通信作为一种重要的集合通信，在高性能应用中广泛使用。在多核机群中，一个结点内的多个进程同时参与Alltoall通信。一方面，这些进程可以利用共享内存优化通信性能。虽然当前基于首进程（Leader-based）的方法利用共享内... 详细信息

MPI Alltoall通信作为一种重要的集合通信，在高性能应用中广泛使用。在多核机群中，一个结点内的多个进程同时参与Alltoall通信。一方面，这些进程可以利用共享内存优化通信性能。虽然当前基于首进程（Leader-based）的方法利用共享内存提高了Alltoall小消息通信的性能，但由于采用固定数目的首进程，这些方法不能使所有的Alltoall小消息通信都获得最优性能。另一方面，这些进程需要竞争结点内有限的网络资源。在Alltoall大消息通信中，存在许多个同步消息，然而竞争导致这些同步消息的延迟增大了数十倍，同步开销占整个Alltoall通信的很大比例。在本文中，我们针对这些问题提出了不同的优化方法。对于Alltoall小消息通信，PLP方法根据小消息的长度采用不同数目的首进程;对于Alltoall大消息通信，LSS方法将同步消息的总数从减少到。通过实验，我们验证了这两种方法。对于Alltoall小消息通信，PLP方法总是可以获得最优的性能。对于Alltoall大消息通信，LSS方法获得的性能提升比例几乎为常数，其与系统的规模无关;对于32K和64K字节的消息，它们的性能提高了25％。

关键词：首进程数目同步开销集合通信多核机群共享内存

来源：评论

学校读者我要写书评

暂无评论

基于共享存储的高可伸缩嵌入式集群模型

基于共享存储的高可伸缩嵌入式集群模型

引用

2011年第17届全国信息存储技术大会(IST 2011)

作者：尹文轩高翔朱晓静郭德源中国科学院计算技术研究所计算机系统结构重点实验室北京 100190 中国科学院研究生院北京 100049 中国科学院计算技术研究所计算机系统结构重点实验室北京 100190 清华大学微电子学研究所北京 100084

利用对称多处理机(SMP)作结点可为嵌入式集群带来更高的计算性价比，但多个并行和存储层次也会带来存储一致性、可伸缩性、性能差异等问题。提出一种基于共享存储的嵌入式集群模型LESC.该模型通过高度综合实现“计算单元一互连一致性模... 详细信息

利用对称多处理机(SMP)作结点可为嵌入式集群带来更高的计算性价比，但多个并行和存储层次也会带来存储一致性、可伸缩性、性能差异等问题。提出一种基于共享存储的嵌入式集群模型LESC.该模型通过高度综合实现“计算单元一互连一致性模块一系统”三级高可伸缩结构，获得功耗成本有效性.LESC完成分布式共享存储的基本功能，其目录缓存一致性和扩展的共享存储机制改善了传统存储层次，并利用“共享存储虚拟网络”提供模块级的高效通信，避免了网络硬件开销，同时支持MPI编程.经该模型的真实系统平台测试，模块内MPI通信性能是传统嵌入式集群的3倍以上，单元间通信性能可达单元内性能的86%以上，Linpack测试其扩展性能在最差情况下接近理想值的70%.

关键词：嵌入式集群模型对称多处理机存储机制性能优化

来源：评论

学校读者我要写书评

暂无评论

跨平台系统级虚拟机的访存优化

跨平台系统级虚拟机的访存优化

引用

2011年第17届全国信息存储技术大会(IST 2011)

作者：蔡嵩松刘奇沈海华章隆兵中国科学院计算机系统结构重点实验室北京 100190 中国科学院计算技术研究所北京 100190 中国科学院研究生院北京 100049 龙芯中科技术有限公司北京 100190

跨平台系统级虚拟机软件模拟访存操作效率低，严重影响了虚拟机的性能。为提高跨平台虚拟机访存效率，提出了一种使用宿主系统TLB硬件、加速跨平台系统级虚拟机访存地址转换的软硬件协同优化方法。该方法相对于软件访存模拟方法，有效... 详细信息

跨平台系统级虚拟机软件模拟访存操作效率低，严重影响了虚拟机的性能。为提高跨平台虚拟机访存效率，提出了一种使用宿主系统TLB硬件、加速跨平台系统级虚拟机访存地址转换的软硬件协同优化方法。该方法相对于软件访存模拟方法，有效利用了宿主系统的硬件资源，提高了跨平台系统级虚拟机执行访存操作效率。实验结果表明该方法将虚拟机系统的整体性能提高了近15%。提出的方法已实际应用在龙芯系统级跨平台虚拟机中。

关键词：跨平台系统级虚拟机访存效率性能优化地址转换

来源：评论

学校读者我要写书评

暂无评论

基于功能等价类的FPGA细粒度可靠性设计方法研究

基于功能等价类的FPGA细粒度可靠性设计方法研究

引用

第十四届全国容错计算学术会议

作者：黄柯衡胡瑜李晓维刘波刘鸿瑾华更新中国科学院计算机系统结构重点实验室中国科学院计算技术研究所北京100190 中国科学院研究生院北京100049 中国科学院计算机系统结构重点实验室中国科学院计算技术研究所北京100190 北京控制工程研究所北京100190 空间智能控制技术国防科技重点实验室北京100190

随着FPGA集成电路制造技术的不断进步，晶体管特征尺寸已经进入到纳米级别，可靠性逐渐成为制约FPGA应用的瓶颈。由于SRAM型FPGA包含大量存储单元，芯片受软错误的影响尤为严重。已有的针对FPGA软错误的可靠性设计方法不同程度地存在... 详细信息

随着FPGA集成电路制造技术的不断进步，晶体管特征尺寸已经进入到纳米级别，可靠性逐渐成为制约FPGA应用的瓶颈。由于SRAM型FPGA包含大量存储单元，芯片受软错误的影响尤为严重。已有的针对FPGA软错误的可靠性设计方法不同程度地存在面积开销大，计算复杂度高，需要芯片特定物理结构支持等缺点。
　　本文提出一种基于功能等价类的FPGA细粒度可靠性设计方法，将含有空余项的查找表替换为具有等价功能但逻辑屏蔽效应更强的查找表，从而提高电路的可靠性。实验结果表明，该方法能够降低电路的软错误率达21％以上，同时几乎不会带来任何额外的性能和面积开销。

关键词：集成电路可编程器件电路设计可靠性评价

来源：评论

学校读者我要写书评

暂无评论

基于硬件cache锁机制的Java虚拟机即时编译器优化

基于硬件cache锁机制的Java虚拟机即时编译器优化

引用

2011年第17届全国信息存储技术大会(IST 2011)

作者：敖琪蔡嵩松王剑中国科学院计算机系统结构重点实验室北京 100190 中国科学院计算技术研究所北京 100190 中国科学院研究生院北京 100049 龙芯中科技术有限公司北京 100190

Java虚拟机即时编译器以方法为单位进行编译，编译器将字节码方法编译成可执行代码，并经过数据cache存入内存中，当再次执行到该代码段时，处理器需要从包含该代码段的内存区域取指令执行，如果该内存区域在数据cache中已经建立映射，... 详细信息

Java虚拟机即时编译器以方法为单位进行编译，编译器将字节码方法编译成可执行代码，并经过数据cache存入内存中，当再次执行到该代码段时，处理器需要从包含该代码段的内存区域取指令执行，如果该内存区域在数据cache中已经建立映射，就可以直接从数据cache中读取数据，读数据的性能就会有大幅度的提高.但是编译生成的大量可执行代码在cache中频繁替换，当生成代码被替换出cache后，代码再次执行时处理器必须访问速度较慢的主存储器，成为编译器的性能瓶颈.设计并实现了硬件cache锁机制，提出了一种软硬件协同设计的即时编译方法.通过该方法，生成代码执行时的cache失效次数降低了6.9%，SPECjvm2008中程序最高获得了17.9%的性能提升，平均性能提升4.2%.

关键词： Java虚拟机即时编译器 cache锁机制性能优化

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：