检索结果-内蒙古大学图书馆

铁路通信信号工程技术 2017年第6期14卷 50-52,77页

作者：宫建磊北京全路通信信号研究设计院集团有限公司北京100070 北京市高速铁路运行控制系统工程技术研究中心北京100070

以合福高铁闽赣段联调联试期间出现的长大隧道内GSM-R系统连接建立失败问题为例,对类似线路条件下的问题进行深入的分析。结合工程的设计方案,通过对该问题发生时的各种信息(测试报表电平图表等)的分析,找出问题的原因并提出相应的解决... 详细信息

以合福高铁闽赣段联调联试期间出现的长大隧道内GSM-R系统连接建立失败问题为例,对类似线路条件下的问题进行深入的分析。结合工程的设计方案,通过对该问题发生时的各种信息(测试报表电平图表等)的分析,找出问题的原因并提出相应的解决方案,同时指出不同的解决方案之间的优劣和取舍。经过合福线、宝兰线和长昆贵州东等线路验证,对多山路超高桥隧比线路条件下的高铁线路的GSM-R信号覆盖,解决呼叫连接建立失败次数较多有借鉴意义。

关键词：高铁长大隧道呼叫连接建立失败小区重叠覆盖区电平陡降漏缆跨接电桥

来源：评论

学校读者我要写书评

暂无评论

城市轨道交通信号系统互联互通的研究

引用

铁路通信信号工程技术 2016年第5期13卷 50-53页

作者：李兆龄北京全路通信信号研究设计院集团有限公司北京100070 北京市高速铁路运行控制系统工程技术研究中心北京100070

互联互通已成为国内城市轨道交通信号系统新的发展方向,信号系统通过规范系统总体架构、通信协议、工程设计标准等,在信号系统层面实现CBTC及降级模式下的互通互换及联通联运。

关键词：城市轨道交通信号系统 CBTC 互联互通

来源：评论

学校读者我要写书评

暂无评论

基于DWC PCIE Core的数据传输系统设计

引用

铁路通信信号工程技术 2024年第1期21卷 26-29,46页

作者：刘肖婷北京全路通信信号研究设计院集团有限公司北京100070 北京市高速铁路运行控制系统工程技术研究中心北京100070

在铁路信号系统中,为有效减少铁路信号系统设备CPU资源占用率,设计一种基于DWC PCIE Core的数据发送与接收系统。该系统采用内嵌ARM Cortex-A9双核的FPGA开发板套件,利用FPGA的灵活性和可扩展性,采用可配置的PCIE硬核IP模块以及以太网硬... 详细信息

在铁路信号系统中,为有效减少铁路信号系统设备CPU资源占用率,设计一种基于DWC PCIE Core的数据发送与接收系统。该系统采用内嵌ARM Cortex-A9双核的FPGA开发板套件,利用FPGA的灵活性和可扩展性,采用可配置的PCIE硬核IP模块以及以太网硬核IP模块。该系统主要介绍Host PC与FPGA之间基于PCIE 2.0的DMA数据传输以及FPGA之间基于GMAC的以太网数据传输,通过PCIe总线、以太网基于DMA模块实现数据高速可靠传输。

关键词： DWC PCIE Core FPGA 数据传输 DMA

来源：评论

学校读者我要写书评

暂无评论

简谈未来轨道交通列车控制系统技术的发展