检索结果-内蒙古大学图书馆

小型微型计算机系统 2009年第11期30卷 2294-2297页

作者：王鹏陈咏恩同济大学通信软件及专用集成电路设计中心上海200092

设计一种新型准并行LDPC分层译码器,实现对0.5码率,4608码长(3,6)规则准循环LDPC的实时译码.并在Altera公司的Stratix Ⅱ系列EP2S60器件上完成了布局布线.最高工作频94.47MHz,当最大迭代次数为25次时译码吞吐量可达58.70Mbps.与传统的T... 详细信息

设计一种新型准并行LDPC分层译码器,实现对0.5码率,4608码长(3,6)规则准循环LDPC的实时译码.并在Altera公司的Stratix Ⅱ系列EP2S60器件上完成了布局布线.最高工作频94.47MHz,当最大迭代次数为25次时译码吞吐量可达58.70Mbps.与传统的TPMP译码方案相比,可减少近一半的平均译码迭代次数,而且可以显著降低RAM块的使用数量.整个设计具有很强的扩展性和通用性,只需作事先存储校验矩阵式样及行重信息,即可支持任意码率、规则及非规则码的准循环LDPC译码.

关键词：准循环LDPC码修正最小和算法分层译码准并行译码器

来源：评论

学校读者我要写书评

暂无评论

一种基于SoC平台设计的AVS解码器软硬件分区结构

引用

电脑知识与技术 2009年第1X期5卷 722-724页

作者：周密同济大学中德学院通信软件及专用集成电路设计中心上海200092

视频解码芯片的结构因硬件强大的处理能力和软件灵活的可编程功能从硬件转向软硬件分区结构。该文针对AVS标准的算法和解码实现复杂程度,根据软硬件协同设计思想提出了一种结构划分合理的AVS高清视频解码器软硬件分区结构。根据AVS算法... 详细信息

视频解码芯片的结构因硬件强大的处理能力和软件灵活的可编程功能从硬件转向软硬件分区结构。该文针对AVS标准的算法和解码实现复杂程度,根据软硬件协同设计思想提出了一种结构划分合理的AVS高清视频解码器软硬件分区结构。根据AVS算法的特点该结构将宏块层以上部分的元素解析划归到软件解码中,将宏块层解码划为硬件处理。经验证,该结构设计可实现AVS高清码流解码,并在C语言编写的硬件平台仿真程序中得以实现。

关键词： AVS视频标准软硬件协同设计软硬件分区视频解码器

来源：评论

学校读者我要写书评

暂无评论

基于SoC平台的AVS可变长解码器设计

引用

电脑知识与技术 2009年第9期5卷 7247-7248,7253页

作者：许苑丰陈泳恩刘玮王鹏同济大学通信软件及专用集成电路设计中心上海200092

AVS是我国自主制定的音视频编码技术标准。可变字长编解码是AVS标准中的一项重要技术，该文提出了一种基于SoC平台的AVS可变字长解码（VLD）设计。根据AVS变长码表的特点，重新设计合理的变长码表减少时钟消耗，采用c语言和汇编语言进... 详细信息

AVS是我国自主制定的音视频编码技术标准。可变字长编解码是AVS标准中的一项重要技术，该文提出了一种基于SoC平台的AVS可变字长解码（VLD）设计。根据AVS变长码表的特点，重新设计合理的变长码表减少时钟消耗，采用c语言和汇编语言进行设计、模拟，并通过了SoC仿真平台验证。在164MHz工作频率下实现满足基准档次6．0级别的AVS高清视频码流的实时解码要求。

关键词： AVS SoC 解码器变长解码

来源：评论

学校读者我要写书评

暂无评论

中国移动多媒体广播电视系统(CMMB)中的控制帧头解析器实现

引用

电子元器件应用 2009年第5期11卷 45-47页

作者：戴光束陈泳恩同济大学通信软件及专用集成电路设计中心上海200092

介绍了中国移动多媒体广播协议(CMMB)的标准,然后针对协议规定的控制帧结构,给出了利用低功耗、高性能16位定点的DSP芯片TMS320C55x对源代码中的复杂模块进行解析和优化的方法。最后在硬件平台上对该解码器进行了测试。

关键词：移动多媒体 CMMB DSP 解析器

来源：评论

学校读者我要写书评

暂无评论

AVS帧间预测亮度插值模块的VLSI实现

引用

计算机技术与发展 2009年第1期19卷 190-192,196页

作者：王亚东陈咏恩同济大学通信软件及专用集成电路设计中心上海200092

为了推动音视频编码标准(AVS)解码芯片产业的发展,提出了一种基于AVS标准的帧间预测亮度插值电路的硬件结构。该设计将像素点按位置的不同分为三层,并采用了不同的流水线结构予以实现,充分利用了像素点之间的复用情况,兼顾处理速度和实... 详细信息

为了推动音视频编码标准(AVS)解码芯片产业的发展,提出了一种基于AVS标准的帧间预测亮度插值电路的硬件结构。该设计将像素点按位置的不同分为三层,并采用了不同的流水线结构予以实现,充分利用了像素点之间的复用情况,兼顾处理速度和实现代价两方面考虑,硬件实现效率较高。满足了硬件资源以及系统时钟频率的要求。

关键词： AVS 帧间预测亮度插值硬件架构

来源：评论

学校读者我要写书评

暂无评论

基于ESL的软硬件划分在AVS熵解码器中的应用

基于ESL的软硬件划分在AVS熵解码器中的应用

引用

2009通信理论与技术新发展——第十四届全国青年通信学术会议

作者：晏阳同济大学通信软件及专用集成电路设计中心

本文通过一个设计实例,介绍了基于电子系统级设计(Electronic System Level,ESL)的软硬件划分在AVS熵解码器中的应用.在AVS视频解码SoC的软硬件协同设计中,ESL虚拟平台在协同验证时指出每比特消耗的时钟过多,需要对设计进行修改.通过合... 详细信息

本文通过一个设计实例,介绍了基于电子系统级设计(Electronic System Level,ESL)的软硬件划分在AVS熵解码器中的应用.在AVS视频解码SoC的软硬件协同设计中,ESL虚拟平台在协同验证时指出每比特消耗的时钟过多,需要对设计进行修改.通过合理的软硬件划分,k阶指数哥伦布解码功能被全部转由硬件实现.实验结果显示,修改后平均每比特减少消耗了1.2个时钟周期,性能提升效果明显.

关键词：电子系统级设计软硬件划分 AVS 指数哥伦布码

来源：评论

学校读者我要写书评

暂无评论

基于ESL的软硬件划分在AVS熵解码器中的应用

基于ESL的软硬件划分在AVS熵解码器中的应用

引用

第十四届全国青年通信学术会议

作者：晏阳同济大学通信软件及专用集成电路设计中心上海 200092

本文通过一个设计实例，介绍了基于电子系统级设计(ElectronicSystem Level,ESL)的软硬件划分在AVS熵解码器中的应用．在AVS视频解码SoC的软硬件协同设计中，ESL虚拟平台在协同验证时指出每比特消耗的时钟过多，需要对设计进行修改．通... 详细信息

本文通过一个设计实例，介绍了基于电子系统级设计(ElectronicSystem Level,ESL)的软硬件划分在AVS熵解码器中的应用．在AVS视频解码SoC的软硬件协同设计中，ESL虚拟平台在协同验证时指出每比特消耗的时钟过多，需要对设计进行修改．通过合理的软硬件划分，k阶指数哥伦布解码功能被全部转由硬件实现．实验结果显示，修改后平均每比特减少消耗了1.2个时钟周期，性能提升效果明显．

关键词：电子系统级设计软硬件划分 AVS视频解码指数哥伦布码虚拟平台

来源：评论

学校读者我要写书评

暂无评论

基于SoC平台的AVS可变长解码器设计

引用

电脑知识与技术 2009年第25期

作者：许苑丰陈泳恩刘玮王鹏同济大学通信软件及专用集成电路设计中心

来源：评论

学校读者我要写书评

暂无评论

AVS视频解码器中运动矢量预测的硬件设计与实现

引用

电子设计应用 2008年第12期 87-89页

作者：温海波潘良华同济大学通信软件及专用集成电路设计中心

AVS是我国具有自主知识产权的音视频编码国家标准。本文介绍了基于该标准的视频解码器中运动矢量预测模块的硬件设计与实现。本文采用流水线加并行的处理方式,在满足速度指标的要求下有效地减小了逻辑电路结构的面积,且完全满足高清实... 详细信息

AVS是我国具有自主知识产权的音视频编码国家标准。本文介绍了基于该标准的视频解码器中运动矢量预测模块的硬件设计与实现。本文采用流水线加并行的处理方式,在满足速度指标的要求下有效地减小了逻辑电路结构的面积,且完全满足高清实时解码要求。

关键词：视频解码 AVS 运动矢量预测 FPGA

来源：评论

学校读者我要写书评

暂无评论

AVS视频解码运动矢量预测模块的硬件设计

引用

信息与电子工程 2008年第5期6卷 338-341页

作者：王凌涛陈泳恩同济大学中德学院通信软件及专用集成电路设计中心上海200092

提出了一种适用于数字音视频编解码标准(AVS)的视频解码帧间运动矢量预测的解码方法,根据AVS宏块模式的特点,以统一的基本运算单元处理所有的解码模式,模块化流水计算,降低了硬件实现的复杂度。采用ASIC结构并使用Verilog语言进行设计... 详细信息

提出了一种适用于数字音视频编解码标准(AVS)的视频解码帧间运动矢量预测的解码方法,根据AVS宏块模式的特点,以统一的基本运算单元处理所有的解码模式,模块化流水计算,降低了硬件实现的复杂度。采用ASIC结构并使用Verilog语言进行设计、模拟,并成功通过了现场可编程门阵列验证。模块的每个功能块均为专用的VLSI结构,通过系统控制器控制各部分的运行,能有效地提高时钟频率,减小芯片的面积。使用0.18μmCMOS工艺库综合,在50MHz的时钟频率下工作时电路规模仅需1.6万门左右。

关键词：数字音视频编解码标准帧间预测运动矢量解码现场可编程门阵列

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：