检索结果-内蒙古大学图书馆

复旦学报（自然科学版） 2012年第1期51卷 1-6页

作者：曾云绮刘亮叶凡任俊彦复旦大学专用集成电路与系统国家重点实验室上海201203

针对应用于双载波正交频分复用(DC-OFDM)超宽带(UWB)系统高速、低成本和快速收敛的自动增益控制(AGC)的设计要求,提出了低复杂度的采用混合补偿增益的两步式快速AGC设计算法;仿真结果表明,该算法能在室内密集多径的无线环境中保证增益... 详细信息

针对应用于双载波正交频分复用(DC-OFDM)超宽带(UWB)系统高速、低成本和快速收敛的自动增益控制(AGC)的设计要求,提出了低复杂度的采用混合补偿增益的两步式快速AGC设计算法;仿真结果表明,该算法能在室内密集多径的无线环境中保证增益调整精度和稳定度,并能有效减少收敛时间.在AGC电路实现层次,基于对数函数性质提出了输入范围动态可调的低复杂度查找表实现方法;VLSI综合结果表明,该方法能减少46%的芯片面积.

关键词：超宽带自动增益控制查找表

来源：评论

学校读者我要写书评

暂无评论

植入式酶传感器标签数字控制电路设计

引用

复旦学报（自然科学版） 2012年第6期51卷 729-733页

作者：刘力睿闫潇王俊宇复旦大学专用集成电路与系统国家重点实验室上海201203

给出了一个应用于植入式集成酶传感器的无源高频射频识别标签的数字控制处理器设计.数字控制处理器根据ISO/IEC 15693协议设计,同时兼容Hummingbird加密算法,并且实现了一种新颖的测试微弱电流的数字控制方法.仿真结果显示,通过数字控制... 详细信息

给出了一个应用于植入式集成酶传感器的无源高频射频识别标签的数字控制处理器设计.数字控制处理器根据ISO/IEC 15693协议设计,同时兼容Hummingbird加密算法,并且实现了一种新颖的测试微弱电流的数字控制方法.仿真结果显示,通过数字控制,传感器接口电路可以测量10fA～100pA的微弱电流.

关键词：植入式酶传感器微弱电流检测电子标签

来源：评论

学校读者我要写书评

暂无评论

一种适用于2D Mesh片上网络的可重构容错路由算法

引用

小型微型计算机系统 2012年第1期33卷 178-182页

作者：石泽文曾晓洋虞志益复旦大学专用集成电路与系统国家重点实验室上海201203

适用于2D Mesh片上网络的可重构容错路由算法,在芯片某些区域由于制造缺陷、使用老化等原因拓扑结构变得不再规整的时候,可以对网络节点重新进行配置,从而保证健康节点间的正常通信.基于SystemC的平台仿真表明该算法相对于传统算法可以... 详细信息

适用于2D Mesh片上网络的可重构容错路由算法,在芯片某些区域由于制造缺陷、使用老化等原因拓扑结构变得不再规整的时候,可以对网络节点重新进行配置,从而保证健康节点间的正常通信.基于SystemC的平台仿真表明该算法相对于传统算法可以获得更佳的网络性能.该算法是免于死锁的,同时对其可重构机制也给出了详细的论述.它还具有良好的扩展性,当系统规模增大的时候每个路由器的硬件开销保持恒定,而其容错能力也得到了增强.

关键词：片上网络容错路由可重构死锁

来源：评论

学校读者我要写书评

暂无评论

一种基于谱变换技术的S盒硬件实现方法

一种基于谱变换技术的S盒硬件实现方法

引用

中国密码学会2013年密码芯片学术会议

作者：魏长征胡永波孙慧盈陆继承郭丽敏俞军上海复旦微电子集团股份有限公司上海 200433 上海复旦微电子集团股份有限公司上海 200433 复旦大学专用集成电路与系统国家重点实验室上海 201203

2006年Prouff等人提出了基于傅立叶谱变换技术的抗DPA攻击的S盒实现方案.此后2008和2009年Coron和Yang Li等人分别对其方案进行改进,但改进后的方案算法仍然较复杂,不便于硬件实现.本文针对硬件电路的特点,对原方案进行分析优化,并提出... 详细信息

2006年Prouff等人提出了基于傅立叶谱变换技术的抗DPA攻击的S盒实现方案.此后2008和2009年Coron和Yang Li等人分别对其方案进行改进,但改进后的方案算法仍然较复杂,不便于硬件实现.本文针对硬件电路的特点,对原方案进行分析优化,并提出了一种高效可行的硬件实现方案.更进一步的引入了walsh谱变换技术,克服了原方案在硬件实现过程中可能存在的安全漏洞.文章最后给出了实际实现的电路规模.

关键词：密码芯片 S盒压缩算法谱变换侧信道分析

来源：评论

学校读者我要写书评

暂无评论

Dup-Pack:基于CRIS的FPGA装箱方法

引用

计算机工程与应用 2012年第14期48卷 63-67,157页

作者：张作舟王颖周学功王伶俐童家榕复旦大学专用集成电路与系统国家重点实验室上海201203

设计了一种电路改写指令系统,并在CSPack算法的基础上提出了一种新的FPGA装箱方法Dup-Pack。Dup-Pack只需要改动指令流描述文件,就能实现对不同FPGA芯片的装箱。该方法采用将用户电路网表中的衍生逻辑单元替换为标准逻辑单元,再对标准... 详细信息

设计了一种电路改写指令系统,并在CSPack算法的基础上提出了一种新的FPGA装箱方法Dup-Pack。Dup-Pack只需要改动指令流描述文件,就能实现对不同FPGA芯片的装箱。该方法采用将用户电路网表中的衍生逻辑单元替换为标准逻辑单元,再对标准逻辑单元进行装箱的方式,在实现高级逻辑功能装箱的情况下减少了样本电路总数。实验结果表明Dup-Pack的装箱结果相比较于T-VPack可减少11.26%的面积,在完成相同逻辑功能的情况下,较传统CSPack装箱速度提升2.77倍。

关键词：装箱电路改写标准功能电路现场可编程门阵列

来源：评论

学校读者我要写书评

暂无评论

一种基于阻变单元特性的阻变存储器修复方案

引用

半导体技术 2012年第2期37卷 150-153,163页

作者：李萌陈刚林殷茵复旦大学专用集成电路与系统国家重点实验室上海201203

针对新型阻变存储器(RRAM)工艺良率不高的问题,提出了一种新型的修复解决方案,该方案基于阻变单元的特殊性能,即初始状态为高阻,经过单元初始化操作过程后转变为低阻。利用这样特性的阻变单元作为错误检测位、冗余单元作为修复位,提出... 详细信息

针对新型阻变存储器(RRAM)工艺良率不高的问题,提出了一种新型的修复解决方案,该方案基于阻变单元的特殊性能,即初始状态为高阻,经过单元初始化操作过程后转变为低阻。利用这样特性的阻变单元作为错误检测位、冗余单元作为修复位,提出了三种不同的组织结构来实现修复操作。三种结构由于主存储器、检验位存储器及冗余存储器的组织方式不同,达到了不同的冗余存储器利用率。最后,通过数学分析可以证明,该方案在利用了较少冗余存储器的条件下,可以将阻变存储器的错误率普遍降低10～30倍,实现了较好的修复效果。

关键词：阻变存储器(RRAM) 位修复良率阵列冗余单元初始化

来源：评论

学校读者我要写书评

暂无评论

优化的可重构多常数乘法器生成算法

引用

计算机工程 2012年第3期38卷 228-233页

作者：叶晓敏王侃文陈佳临周学功王伶俐复旦大学专用集成电路与系统国家重点实验室上海201203

针对线性变换中单个定点数输入与多组定点常数相乘的问题,以加/减法器、移位器和多路选择器为基本单元,提出一种可重构多常数乘法器(RMCM)生成算法。该算法分别运用局部优化和全局优化2种策略,通过计算多常数乘法器(MCM)之间的拓扑相似... 详细信息

针对线性变换中单个定点数输入与多组定点常数相乘的问题,以加/减法器、移位器和多路选择器为基本单元,提出一种可重构多常数乘法器(RMCM)生成算法。该算法分别运用局部优化和全局优化2种策略,通过计算多常数乘法器(MCM)之间的拓扑相似度,对MCM的有向无环图(DAG)进行合并,选取其中估算面积最小的DAG作为输出。实验结果表明,利用该算法生成的乘法器在面积上具有优势,可用于实现视频多标准中多组不同系数的线性变换。

关键词：多常数乘法器可重构多常数乘法器有向无环图定点算术线性变换

来源：评论

学校读者我要写书评

暂无评论

适用于多核处理器的扩展寄存器文件设计

引用

计算机工程 2012年第15期38卷 283-285,289页

作者：肖瑞瑾权衡张家杰尤凯迪英彦虞志益复旦大学专用集成电路与系统国家重点实验室上海201203

针对处理器中可用寄存器数量有限的问题,提出一种适用于多核处理器的扩展寄存器文件设计方案。采用多组结构进行硬件设计,将通信端口映射在扩展寄存器地址空间上,以实现寄存器寻址核间通信机制,引入兼具底层指令与高层封装的混合软件配... 详细信息

针对处理器中可用寄存器数量有限的问题,提出一种适用于多核处理器的扩展寄存器文件设计方案。采用多组结构进行硬件设计,将通信端口映射在扩展寄存器地址空间上,以实现寄存器寻址核间通信机制,引入兼具底层指令与高层封装的混合软件配置方案,改进软件编译流程。评估结果表明,该方案将可用寄存器文件的数量增加一倍,核间通信指令数目减少50%,系统吞吐率得到优化。

关键词：扩展寄存器多组结构多核处理器核间通信 LDPC译码器

来源：评论

学校读者我要写书评

暂无评论

高性能并行Turbo译码器的VLSI设计

引用

计算机工程 2012年第23期38卷 255-258页

作者：陈绪斌曹嘉麟陈赟曾晓洋复旦大学专用集成电路与系统国家重点实验室上海201203

提出一种高度并行的Turbo译码器。该译码器包含32个并行的基4子译码器,采用改进的滑窗译码流程和存储单元划分方案,使吞吐率最高提升43.2%。在SMIC 0.13 m工艺下,该译码器包含194万等效门,在294 MHz时钟频率和5.5次迭代下,吞吐率可达1.1... 详细信息

提出一种高度并行的Turbo译码器。该译码器包含32个并行的基4子译码器,采用改进的滑窗译码流程和存储单元划分方案,使吞吐率最高提升43.2%。在SMIC 0.13 m工艺下,该译码器包含194万等效门,在294 MHz时钟频率和5.5次迭代下,吞吐率可达1.19 Gb/s,满足4G移动通信标准LTE Advanced的峰值吞吐率要求。

关键词： Turbo码译码器并行结构基4 4G移动通信

来源：评论

学校读者我要写书评

暂无评论

面向无线局域网安全领域的片上网络多核架构

引用

计算机工程 2012年第21期38卷 245-248页

作者：王帅韩军李阳曾晓洋复旦大学专用集成电路与系统国家重点实验室上海201203

在计算机系统和通信网络中,安全协议和密码算法用于保护敏感信息,但如何快速计算上述协议和算法成为难题。为此,提出一种面向无线局域网安全领域的片上网络多核架构。该片上网络架构包括4个类MIPS的精简指令集处理器和12个面向安全领域... 详细信息

在计算机系统和通信网络中,安全协议和密码算法用于保护敏感信息,但如何快速计算上述协议和算法成为难题。为此,提出一种面向无线局域网安全领域的片上网络多核架构。该片上网络架构包括4个类MIPS的精简指令集处理器和12个面向安全领域的专用指令集处理器(ASIP)。每个ASIP中含有一个改进的并行查找表用来加速高级加密标准算法。该架构凭借任务并行能够获得较高的计数器模式密码块链消息完整码协议吞吐率。在SMIC 0.13μm标准CMOS工艺下,实现该架构需要约308万等效门。实验结果表明,该系统的最大工作频率为84 MHz,能获得787 Mb/s的吞吐率。

关键词：无线局域网片上网络高级加密标准并行查找表专用指令集处理器

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：