检索结果-内蒙古大学图书馆

固体电子学研究与进展 2009年第1期29卷 99-105页

作者：刘玮肖磊杨莲兴复旦大学专用集成电路与系统国家重点实验室上海201203

对1.25Gbps应用于千兆以太网的低抖动串并并串转换接收器进行了设计,应用了带有频率辅助的双环时钟数据恢复电路,FLL扩大了时钟数据恢复电路的捕捉范围。基于三态结构的鉴频鉴相从1.25Gbps非归零数据流中提取时钟信息,驱动一个三级的电... 详细信息

对1.25Gbps应用于千兆以太网的低抖动串并并串转换接收器进行了设计,应用了带有频率辅助的双环时钟数据恢复电路,FLL扩大了时钟数据恢复电路的捕捉范围。基于三态结构的鉴频鉴相从1.25Gbps非归零数据流中提取时钟信息,驱动一个三级的电流注入环形振荡器产生1.25GHz的低抖动时钟。从低抖动考虑引入了均衡器。该串并并串转换接收器采用TSMC0.35μm2P3M3.3V/5V混合信号CMOS技术工艺。测试结果表明了输出并行数据有较好的低抖动性能:1σ随机抖动(RJ)为7.3ps,全部抖动(TJ)为58mUI。

关键词：低抖动时钟数据恢复电路压控振荡器双环鉴相器串并并串转换

来源：评论

学校读者我要写书评

暂无评论

一种数字CMOS工艺制造的10位100MS/s流水线ADC

引用

固体电子学研究与进展 2009年第3期29卷 417-422,454页

作者：王睿顾今龙盛云秦亚杰洪志良复旦大学专用集成电路与系统国家重点实验室上海201203

介绍了采用0.18μm数字工艺制造、工作在3.3V下、10位100MS/s转换速率的流水线模数转换器。提出了一种适用于1.5位MDAC的新的金属电容结构,并且使用了高带宽低功耗运算放大器、对称自举开关和体切换的PMOS开关来提高电路性能。芯片已经... 详细信息

介绍了采用0.18μm数字工艺制造、工作在3.3V下、10位100MS/s转换速率的流水线模数转换器。提出了一种适用于1.5位MDAC的新的金属电容结构,并且使用了高带宽低功耗运算放大器、对称自举开关和体切换的PMOS开关来提高电路性能。芯片已经通过流片验证,版图面积为1.35mm×0.99mm,功耗为175mW。14.7MS/s转换速率下测得的DNL和INL分别为0.2LSB和0.45LSB,100MS/s转换速率下测得的DNL和INL分别为1LSB和2.7LSB,SINAD为49.4dB,SFDR为66.8dB。

关键词：流水线模数转换器数字工艺金属叉指电容对称自举开关体切换开关

来源：评论

学校读者我要写书评

暂无评论

Ta和TaN底电极对原子层淀积HfO2介质MIM电性能的影响

引用

物理学报 2009年第5期58卷 3433-3436页

作者：许军黄宇健丁士进张卫专用集成电路与系统国家重点实验室复旦大学微电子研究院上海200433

以Ta,TaN为衬底,采用原子层淀积方法制备高介电常数HfO2介质,比较研究了不同衬底电极对金属-绝缘体-金属(MIM)电容的性能影响.结果表明,采用TaN底电极能够获得较高的电容密度和较小的电容电压系数(VCC),在1MHz下的其电容密度为7.47fF/μ... 详细信息

以Ta,TaN为衬底,采用原子层淀积方法制备高介电常数HfO2介质,比较研究了不同衬底电极对金属-绝缘体-金属(MIM)电容的性能影响.结果表明,采用TaN底电极能够获得较高的电容密度和较小的电容电压系数(VCC),在1MHz下的其电容密度为7.47fF/μm2,VCC为356ppm/V2和493ppm/V,这归因于TaN底电极与HfO2介质之间良好的界面特性.两种电容在3V时漏电流为5×10-8A/cm2左右,基于TaN底电极的MIM电容表现出具有较高的击穿强度,其在室温下的导电机理为肖特基发射.

关键词：高介电常数 MIM电容 HfO2薄膜电极

来源：评论

学校读者我要写书评

暂无评论

适用于OFDM-UWB系统的低复杂度同步器设计

引用

通信学报 2009年第1期30卷 76-81页

作者：王雪静刘亮叶凡任俊彦复旦大学专用集成电路与系统国家重点实验室微纳创新平台上海201203

提出的同步器包括无匹配滤波器的符号同步模块,基于改进Moose算法的载波频偏纠正模块以及基于符号自相关的包检测模块。在0.13μmCMOS工艺下,实现相同的数据吞吐率528Msample/s,面积和功耗仅为传统实现方法的24%和25%。

关键词：匹配滤波改进Moose算法 OFDM—UWB

来源：评论

学校读者我要写书评

暂无评论

用于434/868MHz FSK/OOK CMOS发射机的锁相环设计

引用

固体电子学研究与进展 2009年第3期29卷 383-387页

作者：赵冯章华江洪志良复旦大学专用集成电路与系统国家重点实验室上海201203

一种可输出434/868MHz信号的Σ-Δ分数分频锁相环在0.35μmCMOS工艺中集成。该发射机系统采用直接调制锁相环分频比的方式实现FSK调制,OOK的调制则通过功率预放大器的开-关实现。为了降低芯片的成本和功耗,发射机采用了电流数字可控的... 详细信息

一种可输出434/868MHz信号的Σ-Δ分数分频锁相环在0.35μmCMOS工艺中集成。该发射机系统采用直接调制锁相环分频比的方式实现FSK调制,OOK的调制则通过功率预放大器的开-关实现。为了降低芯片的成本和功耗,发射机采用了电流数字可控的压控振荡器(VCO),以及片上双端-单端转换电路,并对分频器的功耗设计进行研究。经测试表明,锁相环在868MHz载波频偏为10kHz、100kHz和3MHz处的相位噪声分别为-75dBc/Hz、-104dBc/Hz和-131dBc/Hz,其中的VCO在100kHz频偏处的相位噪声为-108dBc/Hz。在发送模式时,100kHz相邻信道上的功率与载波功率之比小于-50dB。在直流电压2.5V的工作条件下,锁相环的电流为12.5mA,包括功率预放大器和锁相环在内的发送机总面积为2mm2。

关键词：发送机锁相环功率预放大器短距离器件可编程输出

来源：评论

学校读者我要写书评

暂无评论

一种带宽自适应的滤波器

引用

固体电子学研究与进展 2009年第3期29卷 450-454页

作者：王秉坤付文汇易婷洪志良复旦大学专用集成电路与系统国家重点实验室上海201203

设计了一种全新的带宽自适应滤波器。主要特点是:在输入信号频率不确定或时变的情况下,能够通过对输入信号频率的探测而自适应的调节滤波器带宽。该结构被成功地应用在了模拟处理器内,有效地实现了对频率不确定或时变的输入信号进行低... 详细信息

设计了一种全新的带宽自适应滤波器。主要特点是:在输入信号频率不确定或时变的情况下,能够通过对输入信号频率的探测而自适应的调节滤波器带宽。该结构被成功地应用在了模拟处理器内,有效地实现了对频率不确定或时变的输入信号进行低通或带通滤波处理。滤波器由四阶的全差分开关电容电路实现,带宽可在直流到40kHz内自适应调节。整个电路基于0.18μmCMOS工艺实现,电源电压3.3V,功耗为560μW。芯片测试结果表明,电路具有良好的自适应滤波性能。

关键词：自适应开关电容滤波器模拟处理器

来源：评论

学校读者我要写书评

暂无评论

双级单边带调制产生光纤载太赫兹信号的系统性能分析

引用

红外与激光工程 2009年第6期38卷 1014-1019页

作者：朱江波侯春宁刘霄郑曦邵宇丰黄德修迟楠复旦大学通信科学与工程系专用集成电路与系统国家重点实验室上海200433

提出了一种应用于光纤载太赫兹通信系统(ToF)中双级级联单边带(DSSB)调制的新方案。该方案首先抑制载波双边带调制产生太赫兹波;然后选择载波抑制双边带中的一个边带进行一级单边带数据调制,在数据调制过程中再次采用基带单边带调制技术... 详细信息

提出了一种应用于光纤载太赫兹通信系统(ToF)中双级级联单边带(DSSB)调制的新方案。该方案首先抑制载波双边带调制产生太赫兹波;然后选择载波抑制双边带中的一个边带进行一级单边带数据调制,在数据调制过程中再次采用基带单边带调制技术,由此产生双级级联单边带调制。另外,为了实现系统的优化,对系统中的一些关键参数进行了调整及性能测试,例如:上下边带的衰减比、复用器的带宽、滤波器的带宽等。最后,在系统性能最佳的状态下进行分析,结果显示:对0.1THz中频载波、数据速率为5Gbit/s的光载太赫兹信号进行80km光纤传输,无色散补偿的误码率(BER)仅为1×10-11数量级、接收机灵敏度为-28.8dBm。

关键词：光通信载波抑制双级级联单边带光纤载太赫兹

来源：评论

学校读者我要写书评

暂无评论

一种改进的用于FPGA的快速数字锁相环电路设计

引用

复旦学报（自然科学版） 2009年第4期48卷 470-476页

作者：谭聪卜海祥唐璞山复旦大学专用集成电路与系统国家重点实验室上海201203

设计了一种可以用于FPGA的数字锁相环的集成电路结构．传统的快速逼近设计方法因仅采用单层次的设计架构，会面临延迟单元数目与精度的矛盾，从而需要消耗大量的逻辑资源及面积．新设计创新性地采用多层次延迟链的结构，分粗、细、微调... 详细信息

设计了一种可以用于FPGA的数字锁相环的集成电路结构．传统的快速逼近设计方法因仅采用单层次的设计架构，会面临延迟单元数目与精度的矛盾，从而需要消耗大量的逻辑资源及面积．新设计创新性地采用多层次延迟链的结构，分粗、细、微调3级逐次进行延迟补偿．近似于采用多位数（这里相当于3位八进制）代替单一位数来代表延迟大小，与传统的单层次数字锁相环技术相比大大地减少了延迟链数目及设计面积，仅相当于同样工艺和设计要求下传统数字锁相环技术延迟单元数目的1／10，及面积的1／2．该结构可实现20-200MHz频率范围并且设计精度可达到100ps．

关键词：现场可编程门阵列延迟锁相环相位锁定环延迟链

来源：评论

学校读者我要写书评

暂无评论

一种新的快速FPGA布局算法

引用

复旦学报（自然科学版） 2009年第4期48卷 431-437页

作者：徐嘉伟来金梅童家榕复旦大学专用集成电路与系统国家重点实验室上海201203

在模拟退火算法的基础上,提出了一种快速FPGA布局算法.该算法先用解析模型快速确定所有宏模块及单个逻辑模块的"理想"位置,然后通过局部扩散消除模块之间的重叠,得到一个较好的初始布局方案,最后再用低温的模拟退火进一步优化... 详细信息

在模拟退火算法的基础上,提出了一种快速FPGA布局算法.该算法先用解析模型快速确定所有宏模块及单个逻辑模块的"理想"位置,然后通过局部扩散消除模块之间的重叠,得到一个较好的初始布局方案,最后再用低温的模拟退火进一步优化,确定各模块的最终位置.实验数据表明,以目前在学术界普遍采用的平方线网总长度为目标函数,与经典的VPR算法相比,新算法大大降低了布局所耗费的时间,而不影响最终布局方案的质量.

关键词：快速布局二次规划法局部扩散模拟退火

来源：评论

学校读者我要写书评

暂无评论

基于CML估计的改进型IR-UWB同步算法及其低复杂度VLSI实现

引用

小型微型计算机系统 2009年第6期30卷 1225-1230页

作者：麦浪曾晓洋复旦大学专用集成电路与系统国家重点实验室上海201203

提出一种基于条件最大似然(Conditional Maximum Likelihood,CML)估计的改进型IR-UWB同步算法.算法改进包含两项优化方案:帧级噪声抑制(Frame-level Noise Suppression,FNS)和噪声模板互相关估计(Noise Template Cross-correla-tion Estimation,NTCE).与原CML算法相比较,改进算法增强了模板构造与参数估计环节中的噪声抑制处理,数学分析及仿真实验结果表明优化方案实现了预期的均方误差和误比特率的减小以及同步捕获概率的提升.本文还针对提出的改进型算法设计了相应的低复杂度电路结构,并在最后给出VLSI的实现结果.

关键词：超宽带同步 CML NT

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：