检索结果-内蒙古大学图书馆

第十六届全国半导体集成电路硅材料学术会议

作者：苟鸿雁丁士进专用集成电路与系统国家重点实验室复旦大学微电子研究院上海 200433

采用物理气相淀积(PVD)后退火的方法在原子层淀积的Al2O3薄膜表面生长钌(Ru)纳米晶，研究了淀积Ru薄膜的初始厚度、退火温度和退火时间对Ru纳米晶形成的影响，通过原子力显微镜（AFM）和透射电子显微镜（TEM）对样品表面形貌进行表征。... 详细信息

采用物理气相淀积(PVD)后退火的方法在原子层淀积的Al2O3薄膜表面生长钌(Ru)纳米晶，研究了淀积Ru薄膜的初始厚度、退火温度和退火时间对Ru纳米晶形成的影响，通过原子力显微镜（AFM）和透射电子显微镜（TEM）对样品表面形貌进行表征。结果表明，在Ru薄膜初始厚度为2 nm、退火温度为900℃、退火时间为30秒时，得到了直径为5-6 nm、密度约为1.6.1012/cm-2的高质量Ru纳米晶。并进一步对基于原子层淀积的Al2O3介质中嵌有Ru纳米晶的MOS电容进行了电学表征。结果表明，在+/-10V的扫描电压下，C-V滞回窗口可达10.2 V，在+/-8V、100 .s的编程/擦除操作时，其存储窗口为4.2V;在+/-10V下编程和擦除1ms所得存储窗口为9.8V，室温下10年后存储窗口仍然保持在7.1V。上述结果表明了嵌有Ru纳米晶的Al2O3介质MOS电容具有擦写电压低、速度快，电荷保持特性好等特点，因此在非挥发性快闪存储器中具有很好的应用前景。

关键词：物理气相淀积钌纳米晶存储效应金属氧化物半导体电学表征

来源：评论

学校读者我要写书评

暂无评论

长期演进(LTE)接收器电路设计和分析

长期演进(LTE)接收器电路设计和分析

引用

第十六届全国半导体集成电路硅材料学术会议

作者：谢豪律闫娜闵昊曾晓洋复旦大学专用集成电路与系统国家重点实验室微电子研究院上海 201203

随着3GPP 主导的长期演进Long Term Evolution (LTE) 4G 无线通信标准在2008 年1 月取得了重大进展[1]，LTE 技术在各个领域的已经取得了迅猛的发展。日本，美国，欧洲，2010-2012 年将会开始商业化部署频分复用的LTE 通信网络。我国专... 详细信息

随着3GPP 主导的长期演进Long Term Evolution (LTE) 4G 无线通信标准在2008 年1 月取得了重大进展[1]，LTE 技术在各个领域的已经取得了迅猛的发展。日本，美国，欧洲，2010-2012 年将会开始商业化部署频分复用的LTE 通信网络。我国专用的时分复用LTE 通信网络，估计将在2012 后开始商业化部署。与传统的GSM 和WCDMA 手机通信标准相比，LTE 技术配合系统架构演进(SAE)技术，实现了无线接入系统的重大进步。LTE 可提供给单用户最大20MHz 的带宽，下行最高300Mbps、上行最高75Mbps 的峰值数据率，并通过减小延迟达到更快的响应速度。同时 LTE 采用了更多先进的无线接入技术：包括OFDMA(正交频分多址接入)技术的采纳以及利用多天线技术(MIMO)和更高阶调制实现频谱效率的提高。

关键词：长期演进接收器电路设计手机通信标准峰值数据率正交频分多址接入频谱效率

来源：评论

学校读者我要写书评

暂无评论

低成本高可靠性NOR型Flash耐久性测试系统的研究与设计

低成本高可靠性NOR型Flash耐久性测试系统的研究与设计

引用

第十六届全国半导体集成电路硅材料学术会议

作者：孙鹏彭丽花李楠郑国祥曾(华) 复旦大学材料科学系上海 200433 复旦大学专用集成电路与系统国家重点实验室上海 200433 上海复旦微电子公司上海 200433 复旦大学材料科学系上海 200433

基于浮栅结构的NOR型Flash在进行长时间大量的读写操作后，会由于氧化层可靠性、读写干扰等问题，导致芯片出现耐久性缺陷。耐久性测试是Flash芯片测试中占用测试时间最长的测试过程，测试成本很高。本文在深入分析NOR型Flash耐久性缺... 详细信息

基于浮栅结构的NOR型Flash在进行长时间大量的读写操作后，会由于氧化层可靠性、读写干扰等问题，导致芯片出现耐久性缺陷。耐久性测试是Flash芯片测试中占用测试时间最长的测试过程，测试成本很高。本文在深入分析NOR型Flash耐久性缺陷机理的基础上，对Flash存储器耐久性测试方法进行了研究，设计了一种成本相对较低但可靠性很高的NOR型Flash耐久性测试与评估系统，该系统基于FPGA，可对待测芯片进行各种可编程的测试图形的耐久性读写测试，可实现长达100小时的稳定的可靠性读写实验，集成了对测试结果的定位、统计与评估，大大降低了测试成本。

关键词：耐久性测试浮栅结构读写操作芯片测试

来源：评论

学校读者我要写书评

暂无评论

两种级联交错相位调制归零码的100Gbit/s传输

两种级联交错相位调制归零码的100Gbit/s传输

引用

全国第14次光纤通信暨第15届集成光学学术会议

作者：邵宇丰贺志学迟楠专用集成电路与系统国家重点实验室复旦大学通信科学与工程系上海 200433 光纤通信技术和网络国家重点实验室(筹) 武汉邮电科学研究院武汉 430074

本文在级联相位调制的100Gbit/s光信号传输系统中，提出了两种新码型-占空比为33％的光交错相移键控归零码(RZ—SDPSK)和占空比为67％的光交错相移键控载波抑制归零码(CSRZ—SDPSK)的产生和检测方案。通过50km的普通单模光纤(SMD)和8km... 详细信息

本文在级联相位调制的100Gbit/s光信号传输系统中，提出了两种新码型-占空比为33％的光交错相移键控归零码(RZ—SDPSK)和占空比为67％的光交错相移键控载波抑制归零码(CSRZ—SDPSK)的产生和检测方案。通过50km的普通单模光纤(SMD)和8km的色散补偿光纤(DCF)传输后，当入纤功率相同时，CSRZ—SDPSK码具有较高的色散容限:如果仅考虑一阶偏振模色散，RZ-SDPSK信号具有较好的抗偏振模色散特性。入纤功率在0～10dBm的范围内调节时，两种码型码有相似的传输特性。通过125GHz带宽的三阶高斯滤波器后，RZ—SDPSK码接收性能较优，并且三阶高斯滤波器的带宽值必须大于100GHz，才能有效地恢复信号时钟。

关键词：光纤通信数据传输相位调制色散补偿

来源：评论

学校读者我要写书评

暂无评论

高性能QC-LDPC码译码器的VLSI实现

引用

计算机辅助设计与图形学学报 2008年第4期20卷 432-437页

作者：邓运松申瑞李庆曾晓洋复旦大学专用集成电路与系统国家重点实验室上海201203

基于改进的最小和(Min-Sum)译码算法,提出一种高速半并行准循环低密度奇偶校验(QC-LDPC)码译码器结构.设计了对数桶型移位器来传递数据,以降低译码器内部连线的复杂度;引入微指令控制技术,使译码器的硬件结构独立于具体的码率和码的规则... 详细信息

基于改进的最小和(Min-Sum)译码算法,提出一种高速半并行准循环低密度奇偶校验(QC-LDPC)码译码器结构.设计了对数桶型移位器来传递数据,以降低译码器内部连线的复杂度;引入微指令控制技术,使译码器的硬件结构独立于具体的码率和码的规则性,可以在不改变硬件的情况下支持任意码率;采用动态功耗管理技术,译码器可以随信道好坏自动控制功耗.基于该结构实现了一个适合中国数字电视地面传输标准(GB20600—2006)系统的LDPC码译码器,在SMIC0.18μm标准CMOS工艺下综合,总面积仅为62万等效门,频率最高可达100MHz.

关键词： QC-LDPC码译码器高清数字电视最小和译码算法

来源：评论

学校读者我要写书评

暂无评论

一种用于数码视频相机的实时自动聚焦算法

引用

光电工程 2008年第8期35卷 139-144页

作者：盛云秦亚杰洪志良复旦大学专用集成电路与系统国家重点实验室上海201203

本文针对数码视频相机的噪声大,主体位置不确定性及实时性要求高等特点,详细讨论了传统自动对焦算法的缺陷并提出了一种新的自动对焦算法。该算法采用一种新的可有效抑制高频噪声的对焦量函数——高斯一阶导数(FDOG)来正确评价图像对焦... 详细信息

本文针对数码视频相机的噪声大,主体位置不确定性及实时性要求高等特点,详细讨论了传统自动对焦算法的缺陷并提出了一种新的自动对焦算法。该算法采用一种新的可有效抑制高频噪声的对焦量函数——高斯一阶导数(FDOG)来正确评价图像对焦趋势;支持最近主体优先的感兴趣区域自动选择,使得系统可以自动找到主体所在位置进行对焦;结合爬山法,二叉搜索和插值拟合进行对焦搜索,相比传统的两段爬山法,搜索效率提高了40%;通过对聚焦后的图像进行监视,支持视频模式下的动态自动对焦。该算法在一个数码视频相机平台上实现,实验结果验证了算法的优点,适用于高性能数码视频相机。

关键词：自动对焦数码视频相机高斯一阶导数最近主体优先感兴趣区域二叉搜索

来源：评论

学校读者我要写书评

暂无评论

TN-LCD的数字信号驱动方法

引用

固体电子学研究与进展 2008年第2期28卷 264-270页

作者：包旭鹤曾晓洋复旦大学专用集成电路与系统国家重点实验室上海200433

提出了用数字信号取代多电平信号驱动TN-LCD的方法,利用数字信号相位差和占空比的不同,实现行(COMMON)和列(SEGMENT)信号电压差均方根值差异而达到显示图形的效果。文中首先构造了数字单行扫描模式,但其对显示对比度影响较大;进而借鉴... 详细信息

提出了用数字信号取代多电平信号驱动TN-LCD的方法,利用数字信号相位差和占空比的不同,实现行(COMMON)和列(SEGMENT)信号电压差均方根值差异而达到显示图形的效果。文中首先构造了数字单行扫描模式,但其对显示对比度影响较大;进而借鉴了多路寻址液晶驱动的原理,构造出数字两行扫描模式改善了显示对比度;最后得到的数字两行扫描模式的TN-LCD驱动方法具有无静态功耗、驱动能力强、成本低、实现灵活等优点。低于16行LCD应用条件下其显示对比度已接近传统方法。通过FPGA和流片试验,结果证明此方法是可实现的。实际观察到的显示对比度和静态工作电流已达到预期目标。

关键词：液晶驱动显示扭曲向列阵型多路寻址均方根静态功耗显示对比度

来源：评论

学校读者我要写书评

暂无评论

用于生物荧光检测的CMOS光电探测器设计

引用

光电工程 2008年第7期35卷 140-144页

作者：刘楠洪志良复旦大学专用集成电路与系统国家重点实验室上海201203

在标准CMOS工艺参数基础上,设计了三种(P+/Nwell型,Nwell/Psub型和N+/Psub型)光电探测器。通过对光电转换原理的详细分析以及数学模型的建立,理论上比较了三种探测器在灵敏度,暗电流,峰值响应波长等特性的差异,阐述了掺杂浓度,结深等工... 详细信息

在标准CMOS工艺参数基础上,设计了三种(P+/Nwell型,Nwell/Psub型和N+/Psub型)光电探测器。通过对光电转换原理的详细分析以及数学模型的建立,理论上比较了三种探测器在灵敏度,暗电流,峰值响应波长等特性的差异,阐述了掺杂浓度,结深等工艺参数对器件性能的影响,并且采用SMIC0.18μmCMOS工艺进行流片验证。测试结果表明,P+/Nwell型结构最大灵敏度为0.08A/W,峰值响应波长460nm,暗电流55nA/cm2;Nwell/Psub型结构最大灵敏度为0.35A/W,峰值响应波长580nm,暗电流64nA/cm2;N+/Psub型结构最大灵敏度为0.29A/W,峰值响应波长580nm,暗电流600nA/cm2。测试结果表明,所设计的光电探测器性能与理论分析基本一致,在灵敏度,响应波长方面性能突出。

关键词：荧光检测光电探测器灵敏度暗电流

来源：评论

学校读者我要写书评

暂无评论

适用于大动态范围场景的自动曝光控制算法

引用

光电工程 2008年第5期35卷 89-92页

作者：梁佳毅洪志良复旦大学专用集成电路与系统国家重点实验室上海201203

针对数码成像系统在大动态范围场景下存在的对主体曝光不足或曝光过度的问题,本文提出了一种新的自动曝光控制算法。该方法将图像窗口分割成M×N个矩形块,利用大动态范围场景中主体与背景之间所具有的较大的对比度,采用一个主动搜... 详细信息

针对数码成像系统在大动态范围场景下存在的对主体曝光不足或曝光过度的问题,本文提出了一种新的自动曝光控制算法。该方法将图像窗口分割成M×N个矩形块,利用大动态范围场景中主体与背景之间所具有的较大的对比度,采用一个主动搜索的过程将主体鉴别出来,随后根据主体与背景之间的亮度关系对光照条件进行判断,并且在计算图像整体亮度水平时赋予主体与背景相应的权重从而更多地反映出主体的信息。实验结果表明,算法对所有的评估场景都做出了正确的光照条件判断,其在大动态范围场景下拍摄的预览帧数和曝光误差分别小于8.8帧和6.56%。

关键词：自动曝光数码成像系统大动态范围背光强正面光

来源：评论

学校读者我要写书评

暂无评论

FPGA通用开关盒层次化建模与优化

引用

电子与信息学报 2008年第5期30卷 1239-1242页

作者：谈珺申秋实王伶俐童家榕复旦大学专用集成电路与系统国家重点实验室上海201203

国际上权威的通用布局布线工具(Versatile Place and Route tool,VPR)所支持的开关盒(Switch Box,SB)结构限定在Disjoint,Wilton和Universal3种类型,并且通道内同种类型的互连线必须相邻排列。针对这两个约束,该文提出了FPGA(Field Prog... 详细信息

国际上权威的通用布局布线工具(Versatile Place and Route tool,VPR)所支持的开关盒(Switch Box,SB)结构限定在Disjoint,Wilton和Universal3种类型,并且通道内同种类型的互连线必须相邻排列。针对这两个约束,该文提出了FPGA(Field Programmable Gate Array)层次化通用开关盒模型,可涵盖FPGA中的任意开关盒结构,并基于这种模型,提出了具有更高布通率的新型开关盒结构JSB(Joint Switch Box,JSB),与Disjoint,Wilton和Universal结构相比,布通率分别提高了10.1%,3.3%和4.6%;还通过优化分布FPGA中互连线,大幅度减小了电路延时,在相同工艺参数和相同开关盒的条件下,比VPR的布线时延关键路径平均缩短了10.4%。

关键词：通用布局布线工具开关盒模型布通率关键路径 FPGA

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：