检索结果-内蒙古大学图书馆

复旦学报（自然科学版） 2006年第1期45卷 63-66页

作者：何津津陈奇杨莲兴复旦大学专用集成电路与系统国家重点实验室上海200433

介绍了补码键控(CCK)调制解调原理和CCK解调中核心的快速沃尔什变换(FWT)算法.针对802.11b中的具体应用,对FWT块做了改进,减少了运算次数;运用一种分步计算结构进行运算,节省了近一半的电路.通过比较可以发现,在11 Mbps的传输速度下,采... 详细信息

介绍了补码键控(CCK)调制解调原理和CCK解调中核心的快速沃尔什变换(FWT)算法.针对802.11b中的具体应用,对FWT块做了改进,减少了运算次数;运用一种分步计算结构进行运算,节省了近一半的电路.通过比较可以发现,在11 Mbps的传输速度下,采用改进的快速沃尔什模块的分步计算结构能显著减少运算量和电路规模.

关键词：编解码无线局域网 CCK调制解调快速沃尔什变换

来源：评论

学校读者我要写书评

暂无评论

一种适用于DVB系统的低复杂度Reed-Solomon解码器

引用

复旦学报（自然科学版） 2006年第1期45卷 1-5页

作者：苏佳宁田骏骅沈泊闵昊复旦大学专用集成电路与系统国家重点实验室上海200433

提出了一种适用于DVB(Digital Video Broadcasting)系统的低复杂度Reed-Solomon解码器结构.在解码器的设计中充分利用了DVB系统提供的高倍率时钟,提高了核心算法模块的计算速度,优化了解码器的流水线结构,有效减小了芯片面积.解码器用SM... 详细信息

提出了一种适用于DVB(Digital Video Broadcasting)系统的低复杂度Reed-Solomon解码器结构.在解码器的设计中充分利用了DVB系统提供的高倍率时钟,提高了核心算法模块的计算速度,优化了解码器的流水线结构,有效减小了芯片面积.解码器用SMIC 0.25μm工艺综合后规模为31 000门.

关键词： RS解码器 Modified Euclidean算法流水线结构高倍率时钟

来源：评论

学校读者我要写书评

暂无评论

一种基于图模式匹配的逻辑单元映射算法

引用

计算机辅助设计与图形学学报 2006年第12期18卷 1850-1854页

作者：倪刚来金梅童家榕复旦大学专用集成电路与系统国家重点实验室上海201203

基于数学中图模式匹配的概念,根据电路特征在子图同构算法中加入图约束条件,研究了针对不同结构的FPGA逻辑单元都能适用的映射算法FDUMap·实验中应用FDUMap将测试电路映射到不同的逻辑单元中·该算法比现有的专用的逻辑单元映... 详细信息

基于数学中图模式匹配的概念,根据电路特征在子图同构算法中加入图约束条件,研究了针对不同结构的FPGA逻辑单元都能适用的映射算法FDUMap·实验中应用FDUMap将测试电路映射到不同的逻辑单元中·该算法比现有的专用的逻辑单元映射算法通用性更好,而平均性能上仅相差3%·

关键词：逻辑单元映射工艺映射图模式匹配现场可编程门阵列

来源：评论

学校读者我要写书评

暂无评论

基为4的可扩展模乘运算器设计

引用

计算机工程与应用 2006年第12期42卷 110-113页

作者：麻永新曾晓洋顾叶华孙承绶复旦大学专用集成电路与系统国家重点实验室上海200433

基于基为4的Montgomery模乘算法和改进的流水线组织结构,文章提出了一种结构优化的可扩展模乘运算器结构。设计中采用了按字运算的模乘算法,使本设计具有很好的可扩展性,它可以完成任意位数的模乘运算。同时,因为模乘运算器的运算数据... 详细信息

基于基为4的Montgomery模乘算法和改进的流水线组织结构,文章提出了一种结构优化的可扩展模乘运算器结构。设计中采用了按字运算的模乘算法,使本设计具有很好的可扩展性,它可以完成任意位数的模乘运算。同时,因为模乘运算器的运算数据通路采用多级处理单元的流水线结构,所以设计时可以很方便进行配置,以达到模乘运算器硬件成本和运算性能的折衷。分析结果显示,文章提出的模乘运算器结构具有很高的效率和很好的可扩展性。

关键词： Montgomery模乘算法可扩展模乘器模乘运算高基

来源：评论

学校读者我要写书评

暂无评论

一种适用于RFid系统的低功耗检波器设计和实现

引用

复旦学报（自然科学版） 2006年第1期45卷 12-15,20页

作者：何菁岚李强韩益锋闵昊复旦大学专用集成电路与系统国家重点实验室上海200433

设计了一种适用于RFid系统的低功耗检波器,能完成对输入波形的数据检波,达到RFid系统的设计要求且具有低功耗的特点.芯片采用Charter 0.35μm CMOS工艺设计,该芯片已流片成功,测试结果表明该电路的静态功耗低于2μW,达到了RFid Tag系统... 详细信息

设计了一种适用于RFid系统的低功耗检波器,能完成对输入波形的数据检波,达到RFid系统的设计要求且具有低功耗的特点.芯片采用Charter 0.35μm CMOS工艺设计,该芯片已流片成功,测试结果表明该电路的静态功耗低于2μW,达到了RFid Tag系统对检波器的设计要求.

关键词：集成电路射频识别低功耗检波器比较器

来源：评论

学校读者我要写书评

暂无评论

具有防御功耗攻击性能的双域椭圆曲线密码处理器设计

引用

小型微型计算机系统 2006年第12期27卷 2321-2325页

作者：吴永一李庆曾晓洋复旦大学专用集成电路与系统国家重点实验室上海201203

提出了一种新型椭圆曲线密码处理器设计方案.采用OJW(最优联合权重)点乘调度算法加速点乘运算,该方法对椭圆曲线数字签名算法的验证运算尤为有效.通过引入双域求逆与Montgomery模乘相统一的算法和数据通路,处理器能进行任意GF(p)和GF(2n... 详细信息

提出了一种新型椭圆曲线密码处理器设计方案.采用OJW(最优联合权重)点乘调度算法加速点乘运算,该方法对椭圆曲线数字签名算法的验证运算尤为有效.通过引入双域求逆与Montgomery模乘相统一的算法和数据通路,处理器能进行任意GF(p)和GF(2n)域上的有限域运算.同时针对简单功耗攻击和差分功耗攻击,本文提出了有效的抗攻击措施.基于SMIC0.18CMOS工艺的实现结果表明,该设计在面积、速度、芯片抗攻击性能方面较同类设计有明显优势.

关键词：椭圆曲线密码学有限域(Galois域)运算处理器抗攻击

来源：评论

学校读者我要写书评

暂无评论

中心抽头差分电感的等效模型和参数提取

引用

Journal of Semiconductors 2006年第12期27卷 2150-2154页

作者：卢磊周锋唐长文闵昊王俊宇复旦大学专用集成电路与系统国家重点实验室上海201203

提出了中心抽头差分电感的中心抽头等效模型,对其差分应用时的单端和差分阻抗进行推导,利用两端口S参数测试提取出等效电阻值、等效电感值和品质因数.在0·35μm1P4M射频工艺上设计并实现一个中心抽头的差分叠层电感,使用去嵌入测... 详细信息

提出了中心抽头差分电感的中心抽头等效模型,对其差分应用时的单端和差分阻抗进行推导,利用两端口S参数测试提取出等效电阻值、等效电感值和品质因数.在0·35μm1P4M射频工艺上设计并实现一个中心抽头的差分叠层电感,使用去嵌入测试的两端口S参数进行模型验证.实验测试结果表明,在自激振荡频率以内等效模型和测试结果非常吻合.

关键词：中心抽头差分电感中心抽头等效模型参数提取 S参数两端口

来源：评论

学校读者我要写书评

暂无评论

低成本的密钥长度可配置RSA密码协处理器VLSI设计

引用

小型微型计算机系统 2006年第10期27卷 1961-1965页

作者：麻永新曾晓洋吴敏孙承绶复旦大学专用集成电路与系统国家重点实验室上海200433

采用基于字运算的高基Montgomery模乘算法,并且应用了改进的流水线组织结构,以较小的硬件开销实现了一个密钥长度最高可达2048bits、速度面积比性能很高的RSA密码协处理器.VLSI实现结果显示:不包含存储器的核心电路规模仅相当于18000等... 详细信息

采用基于字运算的高基Montgomery模乘算法,并且应用了改进的流水线组织结构,以较小的硬件开销实现了一个密钥长度最高可达2048bits、速度面积比性能很高的RSA密码协处理器.VLSI实现结果显示:不包含存储器的核心电路规模仅相当于18000等效门;基于0.25μmCMOS工艺,在180MHz的时钟频率下,1024bits的RSA加密速率可达28Kbps.该RSA密码协处理器非常适合于如智能IC卡等面积局限性高、成本敏感的产品中.

关键词：高基Montgomery模乘算法 RSA 密码协处理器可配置 VLSI

来源：评论

学校读者我要写书评

暂无评论

基于切割法的时序电路等价验证

引用

复旦学报（自然科学版） 2006年第1期45卷 102-106页

作者：黄伟唐璞山复旦大学专用集成电路与系统国家重点实验室上海200433

在Van Eijk时序电路等价验证算法中引入切割法,提出一种改进算法.由切割法引发的错反问题同时得到解决,合理的切割可以使时序电路等价验证只需较少时间.改进算法用SAT解答器作为计算引擎.实验结果表明,改进算法的运行速度约为原先算法的... 详细信息

在Van Eijk时序电路等价验证算法中引入切割法,提出一种改进算法.由切割法引发的错反问题同时得到解决,合理的切割可以使时序电路等价验证只需较少时间.改进算法用SAT解答器作为计算引擎.实验结果表明,改进算法的运行速度约为原先算法的2倍.

关键词：半导体技术计算机辅助设计形式验证 SAT解答器

来源：评论

学校读者我要写书评

暂无评论

一种新型FPGA逻辑单元结构的装箱工具

引用

复旦学报（自然科学版） 2006年第4期45卷 529-532页

作者：汪宇王伶俐童家榕复旦大学专用集成电路与系统国家重点实验室上海201203

结合实际电路中各输出具有输入共享的特点,提出了一种新型逻辑单元结构及其装箱(packing)工具.该工具充分利用新型FPGA逻辑单元的层次化特征,减少实现电路所需的逻辑单元的个数.实验表明,新型逻辑单元结构及其装箱工具可减少12%的基本... 详细信息

结合实际电路中各输出具有输入共享的特点,提出了一种新型逻辑单元结构及其装箱(packing)工具.该工具充分利用新型FPGA逻辑单元的层次化特征,减少实现电路所需的逻辑单元的个数.实验表明,新型逻辑单元结构及其装箱工具可减少12%的基本逻辑单元使用个数.

关键词：半导体技术可配置逻辑块基本逻辑单元输入端共享装箱

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：