检索结果-内蒙古大学图书馆

复旦学报（自然科学版） 2005年第6期44卷 951-955页

作者：张明温宇杰童家榕复旦大学专用集成电路与系统国家重点实验室上海200433

SoPC中提供给FPGA IP核的有限面积使面积优化成为工艺映射的关键目标之一.减少实现电路功能的可编程逻辑单元数可以有效地减小所需芯片面积,还能降低对布线资源的需求.利用模拟退火算法从全局范围对LUT结构FPGA的工艺映射过程进行考虑,... 详细信息

SoPC中提供给FPGA IP核的有限面积使面积优化成为工艺映射的关键目标之一.减少实现电路功能的可编程逻辑单元数可以有效地减小所需芯片面积,还能降低对布线资源的需求.利用模拟退火算法从全局范围对LUT结构FPGA的工艺映射过程进行考虑,针对减少所用LUT数目的目标得出映射结果,实验结果表明用该算法可以快速地得出非常优化的结果.

关键词：半导体技术现场可编程门阵列工艺映射查询表模拟退火

来源：评论

学校读者我要写书评

暂无评论

一种工作在亚阈值区的低功耗基准电压电路

引用

复旦学报（自然科学版） 2005年第1期44卷 188-191页

作者：任文亮李强杨莲兴复旦大学专用集成电路与系统国家重点实验室上海200433

提出了一种新型的低电压、低功耗、工作在亚阈值区的基准电压源.该电路用标准的0.18μmCMOS工艺设计,工作电压1V,总电流4μA,电路的温度系数为83×10-6K-1.

关键词：集成电路基准电压亚阈值低电压低功耗

来源：评论

学校读者我要写书评

暂无评论

Design and Fabrication of Schottky Diode with Standard CMOS Process

引用

Journal of Semiconductors 2005年第2期26卷 238-242页

作者：李强王俊宇韩益锋闵昊复旦大学专用集成电路与系统国家重点实验室上海200433

Design and fabrication of Schottky barrier diodes (SBD) with a commercial standard 0 35μm CMOS process are *** order to reduce the series resistor of Schottky contact,interdigitating the fingers of schottky diode layout is *** I-V,C-V ,and S parameter are *** parameters of realized SBD such as the saturation current,breakdown voltage,and the Schottky barrier height are *** SPICE simulation model of the realized SBDs is given.

关键词： CMOS Schottky diode integration

来源：评论

学校读者我要写书评

暂无评论

一种低功耗常系数乘法器的设计

引用

计算机工程与应用 2005年第30期41卷 99-101页

作者：李京沈泊复旦大学专用集成电路与系统国家重点实验室上海200433

该文基于并行乘法器结构设计了一种新型的低功耗常系数乘法器。它采用了CSD(Canonical sign-digital)编码,W allace Tree乘法算法,结合采用了截断处理,变数校正的优化技术,实现了一种适用于DCT/IDCT变换的常系数乘法器。该乘法器的输入... 详细信息

该文基于并行乘法器结构设计了一种新型的低功耗常系数乘法器。它采用了CSD(Canonical sign-digital)编码,W allace Tree乘法算法,结合采用了截断处理,变数校正的优化技术,实现了一种适用于DCT/IDCT变换的常系数乘法器。该乘法器的输入字长为15bits(Q3格式)输出字长为15bits(Q3格式),常系数字长为15bits(Q14格式)。采用SM IC0.18 um工艺进行综合,本设计的面积为13 974滋m 2,并在100M H z的时钟频率下功耗为0.69m w。通过与其它算法实现的乘法器进行分析与比较,说明了该设计在满足性能的同时,实现了较小的面积与较低的功耗。

关键词：低功耗常系数乘法器 CSD编码 Wallace Tree 变数校正DCT/IDCT变换

来源：评论

学校读者我要写书评

暂无评论

延迟环A/D及其在DC/DC控制芯片中的应用

引用

复旦学报（自然科学版） 2005年第1期44卷 135-138,172页

作者：胡骏李文宏复旦大学专用集成电路与系统国家重点实验室上海200433

提出了一种无需外部时钟、可以部分抵消工艺偏差、基于标准单元的延迟环A/D变换器.该A/D变换器结构简单、无需增加产生控制信号的电路,转换速度快,可在DC/DC变换器的高频数字控制芯片中使用.

关键词： A/D变换器 DC/DC控制芯片标准单元延迟转换速度 DC/DC变换器抵消时钟控制信号数字控制

来源：评论

学校读者我要写书评

暂无评论

时隙ALOHA法在RFID系统防碰撞问题中的应用

引用

应用科学学报 2005年第5期23卷 489-492页

作者：胡建赟李强闵昊复旦大学专用集成电路与系统国家重点实验室上海200433

时隙ALOHA法是射频识别(RFID)系统中常用的防碰撞算法,该文在分析RFID系统识别过程后引进马尔可夫链来为时隙ALOHA法建模,并根据此模型对时隙ALOHA法的性能进行分析,得到时隙数、RFID系统中所含的应答器数与识别成功率的关系,从而对实... 详细信息

时隙ALOHA法是射频识别(RFID)系统中常用的防碰撞算法,该文在分析RFID系统识别过程后引进马尔可夫链来为时隙ALOHA法建模,并根据此模型对时隙ALOHA法的性能进行分析,得到时隙数、RFID系统中所含的应答器数与识别成功率的关系,从而对实际应用提供理论指导.

关键词：时隙ALOHA 射频识别防碰撞马尔可夫链

来源：评论

学校读者我要写书评

暂无评论

双字节Booth乘法器的优化设计

引用

复旦学报（自然科学版） 2005年第1期44卷 85-89页

作者：朱一杰张曦俞军复旦大学专用集成电路与系统国家重点实验室上海200433

在分析改进Booth算法双字节(16bit)乘法器的基础上,提出一种并行的乘法器结构,并且在最后的快速进位链中运用了新的设计,提高了乘法器的速度,相对于传统的结构减少了一位全加器的数量,达到减小电路规模和芯片面积,降低乘法器功耗的目的.

关键词：字节 Booth乘法器 Booth算法并行进位链芯片功耗全加器电路降低

来源：评论

学校读者我要写书评

暂无评论

基于AMBA总线的SoC平台的设计和验证

引用

计算机工程与应用 2005年第28期41卷 91-93页

作者：林文敏吴涛沈泊复旦大学专用集成电路与系统国家重点实验室上海200433

SoC是大规模集成电路发展的必然趋势。完整的SoC平台包括硬件平台和软件平台,硬件平台上运行软件,软件平台又可以进一步验证硬件平台。本文设计了一个基于AMBA总线的SoC硬件平台,并以μClinux操作系统为基础构造软件平台。通过软硬件协... 详细信息

SoC是大规模集成电路发展的必然趋势。完整的SoC平台包括硬件平台和软件平台,硬件平台上运行软件,软件平台又可以进一步验证硬件平台。本文设计了一个基于AMBA总线的SoC硬件平台,并以μClinux操作系统为基础构造软件平台。通过软硬件协同验证的方法,验证了平台的可靠性。该平台已在HDTVSoC设计中得到应用。

关键词： AMBA SoC平台 μClinux

来源：评论

学校读者我要写书评

暂无评论

折叠内插模数转换器分析及实现

引用

Journal of Semiconductors 2005年第6期26卷 1234-1238页

作者：陈诚毛静文王照钢任俊彦闵昊复旦大学专用集成电路与系统国家重点实验室上海200433

应用Matlab/Simulink工具对折叠内插模数转换器进行了建模,研究了具有8bit分辨率、200MHz采样频率的该模数转换器的芯片设计和实现.系统设计时采用Matlab/Simulink进行行为级建模并分别分析了预放大的增益、折叠电路的带宽以及比较器的... 详细信息

应用Matlab/Simulink工具对折叠内插模数转换器进行了建模,研究了具有8bit分辨率、200MHz采样频率的该模数转换器的芯片设计和实现.系统设计时采用Matlab/Simulink进行行为级建模并分别分析了预放大的增益、折叠电路的带宽以及比较器的失调对动态性能的影响.设计实现的模数转换器实测结果表明,积分非线性误差和微分非线性误差分别小于0.77和0.6LSB,在采样频率为200MHz及输入信号频率为4MHz时,信号与噪声及谐波失真比为43.7dB.电路采用标准0.18μmCMOS数字工艺实现,电源电压为3.3V,功耗181mW,芯核面积0.25mm2.

关键词：模数转换器电路建模折叠内插

来源：评论

学校读者我要写书评

暂无评论

不同氮氩比制备的W-Si-N薄膜的阻挡特性研究

引用

固体电子学研究与进展 2005年第4期25卷 554-558页

作者：屈新萍陆华茹国平李炳宗复旦大学专用集成电路与系统国家重点实验室上海200433

研究了薄膜沉积条件之一——氮气和氩气流量比对超薄(10nm)W-Si-N薄膜作为铜扩散阻挡层的阻挡特性的影响。用薄层电阻、俄歇电子能谱(AES)、X射线衍射谱(XRD)、电容-电压(C-V)等方法系统研究了氮氩比对W-Si-N、Cu/W-Si-N/Si以及Cu/W-Si-... 详细信息

研究了薄膜沉积条件之一——氮气和氩气流量比对超薄(10nm)W-Si-N薄膜作为铜扩散阻挡层的阻挡特性的影响。用薄层电阻、俄歇电子能谱(AES)、X射线衍射谱(XRD)、电容-电压(C-V)等方法系统研究了氮氩比对W-Si-N、Cu/W-Si-N/Si以及Cu/W-Si-N/SiO2/Si结构的热稳定性、电学稳定性的影响。实验发现,W-Si-N薄膜中氮含量对材料的阻挡特性起重要作用,高的氮氩比使薄膜中氮含量增高,薄膜对Cu的扩散阻挡特性增强。

关键词：铜互连扩散阻挡层非晶扩散阻挡层三元阻挡层

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：