检索结果-内蒙古大学图书馆

电力电子技术 2007年第5期41卷 9-11,18页

作者：许晓航孔明李文宏复旦大学专用集成电路与系统国家重点实验室上海200433

提出一种用于DC/DC变换器的数字自适应电压定位(Adaptive Voltage Position,简称AVP)控制器,与一般的控制器相比,它能让变换器使用更小的输出电容,因此可有效降低成本。控制器用现场可编程门阵列(FieldProgrammable Gate Array,简称FPGA... 详细信息

提出一种用于DC/DC变换器的数字自适应电压定位(Adaptive Voltage Position,简称AVP)控制器,与一般的控制器相比,它能让变换器使用更小的输出电容,因此可有效降低成本。控制器用现场可编程门阵列(FieldProgrammable Gate Array,简称FPGA)实现。变换器的开关频率为1MHz,输入电压为12V,输出电压可调节范围为0.875～1.875V。当负载在0.2～10A之间突变时,输出电压的变化为40mV。实验结果证明了设计的正确性。

关键词：变换器数字控制/数字自适应电压定位

来源：评论

学校读者我要写书评

暂无评论

基于电路裁剪的统计时钟偏差估计方法

引用

微电子学 2007年第5期37卷 632-635页

作者：方君陆伟成赵文庆复旦大学专用集成电路与系统国家重点实验室上海201203

随着集成电路特征尺寸的不断缩小,工艺偏差引起时钟偏差的不确定性,导致时钟偏差呈现出一定的统计特性。分析了哪些时钟路径可能会成为最长、最短路径,提出了一种基于电路裁剪的统计时钟偏差估计方法,可以快速估计时钟偏差的统计特性。... 详细信息

随着集成电路特征尺寸的不断缩小,工艺偏差引起时钟偏差的不确定性,导致时钟偏差呈现出一定的统计特性。分析了哪些时钟路径可能会成为最长、最短路径,提出了一种基于电路裁剪的统计时钟偏差估计方法,可以快速估计时钟偏差的统计特性。实验结果表明,提出的算法可以在很小的精度损失下提高电路模拟的速度。

关键词：工艺偏差时钟偏差电路裁剪

来源：评论

学校读者我要写书评

暂无评论

一种改进的寄生供电串行通信总线及其收发器

引用

微电子学 2007年第6期37卷 882-886页

作者：王峻松朱潇挺任腾龙洪志良复旦大学专用集成电路与系统国家重点实验室上海201203

介绍了一种在1-wire基础上改进的寄生供电通信总线,改进系统在基本不增加传输带宽需求的前提下将数据传输速率从143 kbps提升至1 Mbps;增加了少量电路,将寄生供电能力由平均电流5μA提升至大于1 mA。改进系统可以支持实时环境监测和大... 详细信息

介绍了一种在1-wire基础上改进的寄生供电通信总线,改进系统在基本不增加传输带宽需求的前提下将数据传输速率从143 kbps提升至1 Mbps;增加了少量电路,将寄生供电能力由平均电流5μA提升至大于1 mA。改进系统可以支持实时环境监测和大数据量传输等功能,拓展了寄生供电串行通信技术的应用空间。采用TSMC 0.25μm标准数字CMOS工艺,设计了一个收发器。仿真结果表明,电路性能满足设计要求。

关键词：串行通信自适应上拉寄生供电收发器

来源：评论

学校读者我要写书评

暂无评论

适用于HDTV的低抖动时钟电路

引用

微电子学 2007年第1期37卷 147-150页

作者：陈丹凤陆平李联任俊彦复旦大学专用集成电路与系统国家重点实验室上海201203

采用高速鉴频鉴相器、抗抖动电荷泵和差分对称负载延迟单元优化结构,综合分析环形振荡器各类噪声模型,设计了一种适用于HDTV的低抖动时钟电路。芯片采用SMIC 0.35μm标准CMOS工艺,3.3 V电源电压。在一定测试环境下,输出30 MHz时钟信号... 详细信息

采用高速鉴频鉴相器、抗抖动电荷泵和差分对称负载延迟单元优化结构,综合分析环形振荡器各类噪声模型,设计了一种适用于HDTV的低抖动时钟电路。芯片采用SMIC 0.35μm标准CMOS工艺,3.3 V电源电压。在一定测试环境下,输出30 MHz时钟信号抖动σ仅为10.4 ps,能很好地满足电路设计要求。

关键词：时钟抖动频率综合器压控振荡器相位噪声高清电视

来源：评论

学校读者我要写书评

暂无评论

一种新的SAT问题预处理算法

引用

微电子学与计算机 2007年第10期24卷 193-196页

作者：熊伟唐璞山复旦大学专用集成电路与系统国家重点实验室上海201203

提出了一项新的正向推理技术:对称扩展的一元子句推导(Symmetric Extended Unit Propagation)。与传统的一元子句推导技术相比,文中的方法通过在一元子句推导过程中添加对称的蕴涵关系从而能够推导出更多的一元子句。基于这项新技术实... 详细信息

提出了一项新的正向推理技术:对称扩展的一元子句推导(Symmetric Extended Unit Propagation)。与传统的一元子句推导技术相比,文中的方法通过在一元子句推导过程中添加对称的蕴涵关系从而能够推导出更多的一元子句。基于这项新技术实现了一个可满足性问题(SAT)预处理器Snowball。实验结果验证了该项技术的有效性,表明该预处理器Snowball能够有效地化简SAT问题的规模并减少解决SAT问题的时间。

关键词：可满足性问题一元子句推导蕴涵图

来源：评论

学校读者我要写书评

暂无评论

基于RLS算法的OFDM CFO与STO联合估计方法

引用

电视技术 2007年第B8期31卷 9-12页

作者：胡星波黄煜梅洪志良复旦大学专用集成电路与系统国家重点实验室上海201203

针对OFDM载波频偏与采样时偏的联合估计问题,提出了一种基于递推最小二乘(RLS)算法的新方法。该估计方法采用递推计算方式,能方便实时地更新偏差量的估计值。仿真结果表明,这一方法与现有的同类方法相比,在相同的信道条件下具有更优的... 详细信息

针对OFDM载波频偏与采样时偏的联合估计问题,提出了一种基于递推最小二乘(RLS)算法的新方法。该估计方法采用递推计算方式,能方便实时地更新偏差量的估计值。仿真结果表明,这一方法与现有的同类方法相比,在相同的信道条件下具有更优的估计性能。

关键词：接收机设计载波频偏采样时偏

来源：评论

学校读者我要写书评

暂无评论

一种0.8V低电源电压带隙基准电路的设计

引用

微电子学 2007年第3期37卷 440-443页

作者：韩若楠周杨洪志良复旦大学专用集成电路与系统国家重点实验室上海201203

提出了一种工作在低电源电压下的带隙基准电路。通过温度补偿电流的采集电路,突破了电阻分流式低压带隙基准[1]最低工作电压0.95 V的限制。基于SMIC 0.18μm工艺的Hspice仿真测试显示,电路的可靠工作电压最低可为0.8 V,且功耗仅为40μW... 详细信息

提出了一种工作在低电源电压下的带隙基准电路。通过温度补偿电流的采集电路,突破了电阻分流式低压带隙基准[1]最低工作电压0.95 V的限制。基于SMIC 0.18μm工艺的Hspice仿真测试显示,电路的可靠工作电压最低可为0.8 V,且功耗仅为40μW,电源抑制比为69.5 dB@1 kHz;同时,在-20℃到100℃的温度范围内,输出电压的相关系数只有0.013 mV/K。

关键词：低电压带隙基准电路高精度电压跟随器低压运算放大器启动电路

来源：评论

学校读者我要写书评

暂无评论

一种改进的有界模型检验子句规则

引用

微电子学与计算机 2007年第11期24卷 103-106,109页

作者：尹文波荆明娥周电周晓方复旦大学专用集成电路与系统国家重点实验室上海201203

为有界模型检验提出了改进的子句规则。在节点分类的基础上,首先对精简布尔电路表示进行逻辑化简,去掉功能冗余节点;然后识别、记录和处理多元运算的操作数,把多元运算作为单个节点直接生成子句;最后合并相邻节点,根据合并后的逻辑关系... 详细信息

为有界模型检验提出了改进的子句规则。在节点分类的基础上,首先对精简布尔电路表示进行逻辑化简,去掉功能冗余节点;然后识别、记录和处理多元运算的操作数,把多元运算作为单个节点直接生成子句;最后合并相邻节点,根据合并后的逻辑关系生成变量和子句。实验结果表明,改进的子句规则普遍减少了可满足性问题的变量、子句数目和运行时间。

关键词：可满足性问题有界模型检验子句规则精简布尔电路

来源：评论

学校读者我要写书评

暂无评论

基于输出迭代法的A/D转换器测试数据分析

引用

微电子学 2007年第6期37卷 822-825页

作者：朱凯叶凡陈廷乾任俊彦许俊复旦大学专用集成电路与系统国家重点实验室上海201203

介绍了一种将模拟/数字转换器(ADC)的采样输出按照正弦输入信号的周期进行迭代的数据处理方法,可以评估输入噪声和时钟抖动对动态性能测试结果的影响。同时,通过分析迭代后的信号波形,可以发现高频输入信号在ADC转换过程中存在的畸变、... 详细信息

介绍了一种将模拟/数字转换器(ADC)的采样输出按照正弦输入信号的周期进行迭代的数据处理方法,可以评估输入噪声和时钟抖动对动态性能测试结果的影响。同时,通过分析迭代后的信号波形,可以发现高频输入信号在ADC转换过程中存在的畸变、非单调、失码、跳码、失真等现象,而这些现象很难从输出数据中直接观察到。这种分析对ADC的设计具有重要的指导意义。实验结果表明,这种方法是实用有效的。

关键词：模拟/数字转换器迭代测试动态性能

来源：评论

学校读者我要写书评

暂无评论

低管脚数接口在USB2.0主机控制器中的应用

引用

微电子学与计算机 2007年第8期24卷 76-78,82页

作者：唐晓燕周晓方闵昊周电复旦大学专用集成电路与系统国家重点实验室上海201203

在复杂SOC设计中,通常外围众多的输入输出单元会造成芯片总面积较大、后续封装和布局的成本提高。针对该问题分析了一种通用的低管脚数优化设计模型,将其应用于USB2.0主机控制器的链路层和物理层接口,用Verilog硬件描述语言实现了RTL级... 详细信息

在复杂SOC设计中,通常外围众多的输入输出单元会造成芯片总面积较大、后续封装和布局的成本提高。针对该问题分析了一种通用的低管脚数优化设计模型,将其应用于USB2.0主机控制器的链路层和物理层接口,用Verilog硬件描述语言实现了RTL级电路并做FPGA验证。通过数据分析表明,该设计有效地降低了芯片的总面积和制版复杂度,达到了设计目标。

关键词：低管脚数接口 UTMI+协议 ULPI协议输入输出单元限制内核限制

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：