检索结果-内蒙古大学图书馆

计算机辅助设计与图形学学报 2012年第8期24卷 1020-1026页

作者：卢章疑杨帆曾璇复旦大学专用集成电路与系统国家重点实验室上海201203

针对集成电路设计阶段的重要步骤之一——热分析中的稳态分析问题,将多线程并行计算技术和目前最先进的空间自适应多重网格方法相结合,提出一种基于多核并行空间自适应多重网格的热分析方法.根据CPU的核数对芯片进行区域划分,并根据划... 详细信息

针对集成电路设计阶段的重要步骤之一——热分析中的稳态分析问题,将多线程并行计算技术和目前最先进的空间自适应多重网格方法相结合,提出一种基于多核并行空间自适应多重网格的热分析方法.根据CPU的核数对芯片进行区域划分,并根据划分情况构造适用于块Jacobi迭代的分块热导矩阵,每一个划分区域对应一个矩阵子块.对全局的稳态热分析问题采用块Jacobi迭代法,每一次块Jacobi迭代需要并行地计算每个子块方程组,每个子块方程组的计算采用空间自适应多重网格方法;用八叉森林数据结构记录每个子块的网格层次信息,为多重网格计算提供不同网格层次下的热导矩阵.实验结果表明,文中方法在保证稳态热分析精度的前提下,在32核CPU上可以达到近似线性的理想加速比,能够有效地应用于集成电路设计流程,提高热分析效率.

关键词：集成电路热分析多核并行多重网格

来源：评论

学校读者我要写书评

暂无评论

工艺参数变化下的基于统计时序分析的时钟偏差安排

引用

计算机辅助设计与图形学学报 2007年第9期19卷 1172-1177页

作者：方君陆伟成赵文庆复旦大学专用集成电路与系统国家重点实验室上海201203

针对工艺参数变化的情况,提出一种成品率驱动的时钟偏差安排算法.提出统计时序约束图的概念,利用统计时序分析的结果将时序电路转换为统计时序约束图;将寻找关键环问题转换为最小费用/时间比值环问题,并按比例分配关键环中的时钟偏差的... 详细信息

针对工艺参数变化的情况,提出一种成品率驱动的时钟偏差安排算法.提出统计时序约束图的概念,利用统计时序分析的结果将时序电路转换为统计时序约束图;将寻找关键环问题转换为最小费用/时间比值环问题,并按比例分配关键环中的时钟偏差的安全余量.实验结果表明,该算法有助于提高集成电路的成品率.

关键词：时钟偏差统计时序分析统计时序约束图成品率

来源：评论

学校读者我要写书评

暂无评论

最小环最大化的FPGA布线资源结构设计方法

引用

计算机辅助设计与图形学学报 2010年第6期22卷 934-942页

作者：余建德谢丁邵赟王健陈利光来金梅童家榕复旦大学专用集成电路与系统国家重点实验室上海201203

为了提高FPGA布线资源的灵活性,提出一种通过扩大布线资源图的最小环来设计布线资源的方法.首先分析了布线资源图的最小环大小和布线资源中信号传播灵活性的关系,并通过调整布线资源中线网的连接结构来扩大该最小环.采用该方法设计了一... 详细信息

为了提高FPGA布线资源的灵活性,提出一种通过扩大布线资源图的最小环来设计布线资源的方法.首先分析了布线资源图的最小环大小和布线资源中信号传播灵活性的关系,并通过调整布线资源中线网的连接结构来扩大该最小环.采用该方法设计了一种新的开关盒结构——最小环最大化(MLM)开关盒.实验数据表明,MLM开关盒与4种学术上典型的开关盒结构——Disjoint,Universal,Wilton和JSB相比,在时序上处于平均水平,而布通率分别提高了17.7%,8.0%,2.4%和2.2%.

关键词： FPGA结构设计布线资源开关盒布通率

来源：评论

学校读者我要写书评

暂无评论

基于方程建立和小波配置的模拟电路自动建模

引用

计算机辅助设计与图形学学报 2006年第4期18卷 519-524页

作者：戴伟刚陶俊刘刚曾璇复旦大学专用集成电路与系统国家重点实验室上海200433

提出一种模拟电路行为级自动建模的方法·通过构建节点代数方程确定系统结构描述,利用小波配置方法建立所有基本单元的行为级描述,最终建立系统行为级模型,并据此开发了自动建模软件·所建模型面向模拟电路硬件描述语言的工业... 详细信息

提出一种模拟电路行为级自动建模的方法·通过构建节点代数方程确定系统结构描述,利用小波配置方法建立所有基本单元的行为级描述,最终建立系统行为级模型,并据此开发了自动建模软件·所建模型面向模拟电路硬件描述语言的工业标准形式,在保证较高精度的同时,在仿真速度上与晶体管级描述相比具有明显的优势·

关键词：模拟电路行为级模型电路方程建立自动建模小波配置方法

来源：评论

学校读者我要写书评

暂无评论

一种适用于射频电子标签的时钟数据恢复电路

引用

固体电子学研究与进展 2006年第4期26卷 516-521页

作者：胡建赟李强闵昊复旦大学专用集成电路与系统国家重点实验室上海200433

提出了一种适用于射频电子标签的时钟数据恢复电路,在电路中提出了一种适用于NRZ数据的新型鉴频鉴相器电路和自适应控制单元,能动态调节边沿检测器中延迟单元的延迟时间,使此时钟数据恢复电路具有大的锁定范围,且有结构简单易实现的特... 详细信息

提出了一种适用于射频电子标签的时钟数据恢复电路,在电路中提出了一种适用于NRZ数据的新型鉴频鉴相器电路和自适应控制单元,能动态调节边沿检测器中延迟单元的延迟时间,使此时钟数据恢复电路具有大的锁定范围,且有结构简单易实现的特点。电路在Chartered0.35μm标准CMOS工艺下流片,实测此电路能在1.15V的低电压下工作,并且最低工作电流为3.4μA,适用于UHF射频电子标签芯片。

关键词：时钟数据恢复自适应控制单元大锁定范围不归零编码射频识别

来源：评论

学校读者我要写书评

暂无评论

通用的层次化FPGA划分算法

引用

计算机辅助设计与图形学学报 2006年第5期18卷 661-666页

作者：陈苑锋唐璞山来金梅童家榕复旦大学专用集成电路与系统国家重点实验室上海201203

层次化FPGA(HFPGA)是目前工业主流的芯片架构.在前人关于HFPGA成果的基础上,提出了一种改进的划分算法.该算法将模拟退火算法与ratiocut思想结合,确定多层多划分的规模后,采用数据结构进行多分优化,在将可配置逻辑块(configurablelogicb... 详细信息

层次化FPGA(HFPGA)是目前工业主流的芯片架构.在前人关于HFPGA成果的基础上,提出了一种改进的划分算法.该算法将模拟退火算法与ratiocut思想结合,确定多层多划分的规模后,采用数据结构进行多分优化,在将可配置逻辑块(configurablelogicblock,CLB)划分到各个簇的时候考虑割线数的目标函数,实现了更好的划分结果,提高了FPGA芯片的利用率,优化了整个芯片的性能.

关键词：层次化FPGA 划分

来源：评论

学校读者我要写书评

暂无评论

基于TDMP优化算法的QC-LDPC译码器VLSI实现

引用

计算机研究与发展 2009年第2期46卷 338-344页

作者：鲍丹向波申睿陈赟曾晓洋复旦大学专用集成电路与系统国家重点实验室上海201203

在对TDMP算法优化的基础上,提出了一种LDPC译码器VLSI架构和实现方法.与目前已经存在的LDPC译码器相比,这种实现方法的优势主要有:1)能够实现快速收敛,将译码迭代次数降低为经典方法的50%以下,进而降低功耗;2)用于存储中间置信信息的存... 详细信息

在对TDMP算法优化的基础上,提出了一种LDPC译码器VLSI架构和实现方法.与目前已经存在的LDPC译码器相比,这种实现方法的优势主要有:1)能够实现快速收敛,将译码迭代次数降低为经典方法的50%以下,进而降低功耗;2)用于存储中间置信信息的存储器使用量比传统方法减少50%以上,大大减少芯片面积;3)校验节点置信度更新采用归一化Min-Sum算法(NMS),降低计算复杂度,选取的校正因子保证了译码器的BER性能;4)充分利用校验矩阵的准循环特点,实现规整的芯片内部互连线,减小布线难度.用这种架构实现了符合中国数字电视地面传输标准(DTMB)的LDPC译码器:融合3种码率;芯片规模为58万门;时钟频率为100MHz,数据吞吐率为107Mbps.

关键词： QC-LDPC TDMP NMS DTMB 置信传播

来源：评论

学校读者我要写书评

暂无评论

基于MOSFET PDE模型的射频电路仿真算法研究

引用

固体电子学研究与进展 2005年第1期25卷 119-123,137页

作者：谭俊来金梅赵晖任俊彦复旦大学专用集成电路与系统国家重点实验室上海200433

研究了基于 MOSFET偏微分方程 (PDE)模型的电路仿真算法 ,并提出一种求解 PDE的快速算法。当MOSFET PDE模型用于射频 (RF)电路仿真时 ,系统方程为一个耦合系统 ,包括偏微分方程 (PDE)、常微分方程(ODE)和代数方程 (AE)。采用一套迭代算... 详细信息

研究了基于 MOSFET偏微分方程 (PDE)模型的电路仿真算法 ,并提出一种求解 PDE的快速算法。当MOSFET PDE模型用于射频 (RF)电路仿真时 ,系统方程为一个耦合系统 ,包括偏微分方程 (PDE)、常微分方程(ODE)和代数方程 (AE)。采用一套迭代算法来求解该耦合系统。将上述的模型和算法用于一个压控振荡器(VCO)的瞬态特性仿真 ,模拟结果与理论分析相符。

关键词：金属氧化物半导体晶体管偏微分方程偏微分方程求解算法常微分方程代数方程耦合系统

来源：评论

学校读者我要写书评

暂无评论

总线互连线电路分析的方程建立方法

引用

计算机辅助设计与图形学学报 2005年第3期17卷 407-413页

作者：刘榜曾璇童家榕复旦大学专用集成电路和系统国家重点实验室上海200433

针对总线互连电路 ,提出了一种基于电路并行结构的电路方程建立方法该方法所建立的方程的系数矩阵均具有对称带状特性 ,且矩阵带宽大小等于互连线数目的两倍加一与传统的改进节点电压方法相比 ,该方法显著地提高了总线互连电路分析的... 详细信息

针对总线互连电路 ,提出了一种基于电路并行结构的电路方程建立方法该方法所建立的方程的系数矩阵均具有对称带状特性 ,且矩阵带宽大小等于互连线数目的两倍加一与传统的改进节点电压方法相比 ,该方法显著地提高了总线互连电路分析的效率 ,可以被方便地运用到现有的电路模拟工具中。

关键词：互连电路总线改进节点电压法

来源：评论

学校读者我要写书评

暂无评论

用于生物荧光检测的CMOS光电探测器设计

引用

光电工程 2008年第7期35卷 140-144页

作者：刘楠洪志良复旦大学专用集成电路与系统国家重点实验室上海201203

在标准CMOS工艺参数基础上,设计了三种(P+/Nwell型,Nwell/Psub型和N+/Psub型)光电探测器。通过对光电转换原理的详细分析以及数学模型的建立,理论上比较了三种探测器在灵敏度,暗电流,峰值响应波长等特性的差异,阐述了掺杂浓度,结深等工... 详细信息

在标准CMOS工艺参数基础上,设计了三种(P+/Nwell型,Nwell/Psub型和N+/Psub型)光电探测器。通过对光电转换原理的详细分析以及数学模型的建立,理论上比较了三种探测器在灵敏度,暗电流,峰值响应波长等特性的差异,阐述了掺杂浓度,结深等工艺参数对器件性能的影响,并且采用SMIC0.18μmCMOS工艺进行流片验证。测试结果表明,P+/Nwell型结构最大灵敏度为0.08A/W,峰值响应波长460nm,暗电流55nA/cm2;Nwell/Psub型结构最大灵敏度为0.35A/W,峰值响应波长580nm,暗电流64nA/cm2;N+/Psub型结构最大灵敏度为0.29A/W,峰值响应波长580nm,暗电流600nA/cm2。测试结果表明,所设计的光电探测器性能与理论分析基本一致,在灵敏度,响应波长方面性能突出。

关键词：荧光检测光电探测器灵敏度暗电流

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：