检索结果-内蒙古大学图书馆

复旦学报（自然科学版） 2016年第5期55卷 660-667,676页

作者：郭辉祁楠王忠凯白睿洪志良姜培 CHIANG Patrick Yin 复旦大学专用集成电路与系统国家重点实验室上海201203

提出一种采用叠层电感(Stacked Inductor)的25Gb/s 30dB的限幅放大器(Limiting Amplifier,LA),相对于传统限幅放大器,该放大器面积更小.改进的Cherry-Hooper放大器能够解决增益和电压余度(Voltage Headroom)之间的折中问题,因此具有3级... 详细信息

提出一种采用叠层电感(Stacked Inductor)的25Gb/s 30dB的限幅放大器(Limiting Amplifier,LA),相对于传统限幅放大器,该放大器面积更小.改进的Cherry-Hooper放大器能够解决增益和电压余度(Voltage Headroom)之间的折中问题,因此具有3级级联的该放大器组成了本电路的核心增益级.直流失调消除电路由低通滤波器和放大器组成,同时利用密勒效应实现电容倍增从而节约电容面积.为了在印刷电路板上单独测试LA,将连续时间均衡器以及具有前馈均衡的输出驱动器都集成在本芯片上.该设计采用TSMC 65nm工艺进行流片验证,测试结果表明3dB带宽达到17.5GHz,增益为29.0dB;在电源电压为1.1V的情况下,核心增益级功耗为25.3mW,占用0.072mm2面积.

关键词：叠层电感限幅放大器带宽拓展技术直流失调消除

来源：评论

学校读者我要写书评

暂无评论

适用于1000Base-T以太网的低抖动低功耗频率综合器

引用

Journal of Semiconductors 2006年第1期27卷 137-142页

作者：陆平王彦郑增钰任俊彦复旦大学专用集成电路与系统国家重点实验室上海200433

采用高速鉴频鉴相器(TSPC)、经典抗抖动的电荷泵、交叉耦合差分延迟单元以及电阻分压相位内插电路等结构设计了一个应用于1000Base-T以太网收发器的频率综合器电路,并能兼容10/100Mbps模式.该电路同时满足发送电路上升下降斜率控制和时... 详细信息

采用高速鉴频鉴相器(TSPC)、经典抗抖动的电荷泵、交叉耦合差分延迟单元以及电阻分压相位内插电路等结构设计了一个应用于1000Base-T以太网收发器的频率综合器电路,并能兼容10/100Mbps模式.该电路同时满足发送电路上升下降斜率控制和时钟恢复电路对于多相时钟(128相)的需要,大大节约了面积和功耗.在晶振的绝对抖动σ约为16ps情况下,输出25MHz测试时钟信号σ仅为11ps.表明该频率综合器有较强的抑制噪声能力,能很好满足发送和接收电路对于时钟性能的要求.芯片采用SMIC0.18μm的标准CMOS工艺,电源电压为1.8V,功耗小于4mW.

关键词：以太网频率综合器时钟抖动

来源：评论

学校读者我要写书评

暂无评论

一种CMMB系统信道估计与均衡器实现方案

引用

复旦学报（自然科学版） 2010年第2期49卷 242-248页

作者：陈琛潘安陈赟陈媛曾晓洋复旦大学专用集成电路与系统国家重点实验室上海201203

提出了一种针对CMMB系统的信道估计和均衡方案,信道估计在时域上采用2种插值算法根据条件可选的方法,以提高其性能.给出了仿真结果,并给出了相应的硬件实现结构和综合结果.根据FPGA验证结果,这一针对CMMB的信道估计和均衡方案可以抗多... 详细信息

提出了一种针对CMMB系统的信道估计和均衡方案,信道估计在时域上采用2种插值算法根据条件可选的方法,以提高其性能.给出了仿真结果,并给出了相应的硬件实现结构和综合结果.根据FPGA验证结果,这一针对CMMB的信道估计和均衡方案可以抗多普勒频移400 Hz以上.在200 Hz多普勒频移,15 dB信噪比的条件下,其误比特率可以达到0.4%(BPSK调制,TU-6信道)和1%(QPSK调制,TU-6信道).整个模块规模约为64.5万门.其中memory部分复用了系统已有的memory 98304比特(约12.5万门).

关键词：中国移动多媒体广播信道估计均衡导频时域频域

来源：评论

学校读者我要写书评

暂无评论

一种新的快速FPGA布局算法

引用

复旦学报（自然科学版） 2009年第4期48卷 431-437页

作者：徐嘉伟来金梅童家榕复旦大学专用集成电路与系统国家重点实验室上海201203

在模拟退火算法的基础上,提出了一种快速FPGA布局算法.该算法先用解析模型快速确定所有宏模块及单个逻辑模块的"理想"位置,然后通过局部扩散消除模块之间的重叠,得到一个较好的初始布局方案,最后再用低温的模拟退火进一步优化... 详细信息

在模拟退火算法的基础上,提出了一种快速FPGA布局算法.该算法先用解析模型快速确定所有宏模块及单个逻辑模块的"理想"位置,然后通过局部扩散消除模块之间的重叠,得到一个较好的初始布局方案,最后再用低温的模拟退火进一步优化,确定各模块的最终位置.实验数据表明,以目前在学术界普遍采用的平方线网总长度为目标函数,与经典的VPR算法相比,新算法大大降低了布局所耗费的时间,而不影响最终布局方案的质量.

关键词：快速布局二次规划法局部扩散模拟退火

来源：评论

学校读者我要写书评

暂无评论

Skein树形哈希算法的并行实现与性能评估(英文)

引用

复旦学报（自然科学版） 2014年第1期53卷 37-50页

作者：翁新钎韩军窦仁峰曾晓洋复旦大学专用集成电路与系统国家重点实验室上海200433

Skein算法提供一种树形哈希模式,方便了并行硬件资源的充分利用.提出一种并行计算平台,用以评估树形哈希算法与传统线性哈希算法相比的性能提升.该平台通过开关网络连接多个运算单元和多个存储单元,允许并行运算和并发的存储器访问.平... 详细信息

Skein算法提供一种树形哈希模式,方便了并行硬件资源的充分利用.提出一种并行计算平台,用以评估树形哈希算法与传统线性哈希算法相比的性能提升.该平台通过开关网络连接多个运算单元和多个存储单元,允许并行运算和并发的存储器访问.平台中包含一个控制器,负责动态地向运算单元调度任务,支持算法参数的灵活配置.为了确定最优配置参数,根据平台特征建立了性能模型.实验结果显示,加速比趋近于理论上限,即平台中运算单元的数量.该平台的硬件原型通过台积电65 nm工艺进行综合,工作频率达到833 MHz,对应吞吐率为38.091 Gbps.

关键词： SHA-3 Skein算法树形哈希并行硬件实现性能模型

来源：评论

学校读者我要写书评

暂无评论

适用于蓝牙快速锁定的2.4 GHz频率综合器

引用

复旦学报（自然科学版） 2006年第1期45卷 96-101页

作者：刘瑞金杨莲兴复旦大学专用集成电路与系统国家重点实验室上海200433

用TSMC CMOS0．18μm工艺设计了2．4GHz频率综合器，工作频段2．402～2．480GHz，在2．19～2．76GHz范围内能够自动调回到工作频段，VCO的相位噪声是-125．7dBc／Hz@1MHz，环路的相位噪声是-122．2dBc／Hz@1MHz，符合蓝牙协议的要求．

关键词：半导体技术 CMOS频率综合器 LC压控振荡器锁定时间

来源：评论

学校读者我要写书评

暂无评论

基于数字延时锁相环的FPGA IO延时管理电路

引用

复旦学报（自然科学版） 2013年第4期52卷 497-504页

作者：王鹏翔周灏来金梅复旦大学专用集成电路与系统国家重点实验室上海201203

本文提出了一种基于过采样量化器和换挡(Gear-Shift)控制机制的新颖的数字延时锁相环(DDLL),可以嵌入于FPGA芯片IO单元的延时管理系统,实现了IO单元数据通路延时的精确校正,分辨率达到78ps,可调节范围达4ns,满足FPGA芯片对高速串行接口... 详细信息

本文提出了一种基于过采样量化器和换挡(Gear-Shift)控制机制的新颖的数字延时锁相环(DDLL),可以嵌入于FPGA芯片IO单元的延时管理系统,实现了IO单元数据通路延时的精确校正,分辨率达到78ps,可调节范围达4ns,满足FPGA芯片对高速串行接口协议复杂时序的兼容.DDLL使用独具特色的过采样量化器,仅使用1bit时间数字转换器(TDC)达到了98dB SNR,等效理论分辨率达16位,并引入了全新的Gear-Shift控制机制,对误差信息合理的加权实现快速精确的锁入,结合2阶巴特沃斯衰减的数字环路滤波器,实现全数字环路控制,较传统模拟延时锁相环,节省了芯片面积和功耗,同时对数字电路所产生的衬底噪声具有更好耐受.DDLL采用65nm数字工艺,嵌入复旦大学自主研发的FPGA芯片,经过后仿验证,锁定时间小于50cycles.

关键词：现场可编程门阵列过采样量化 Gear-Shift机制延时锁相环 IO延时管理

来源：评论

学校读者我要写书评

暂无评论

用于多比特正交发射机的基于图形转换的全自动预失真技术

引用

复旦学报（自然科学版） 2017年第6期56卷 725-731页

作者：沈逸磊薛盼叶峰洪志良复旦大学专用集成电路与系统国家重点实验室上海201203

多比特正交架构是全数字发射机方案中最有前景的一种,但因为存在着显著的非线性,而需要复杂的二维预失真,并且前人提出的迭代测量法建立预失真表时间长约1ms.本文提出了图样转换的方案来解决预失真表建立时间过长的问题.本文方案将预失... 详细信息

多比特正交架构是全数字发射机方案中最有前景的一种,但因为存在着显著的非线性,而需要复杂的二维预失真,并且前人提出的迭代测量法建立预失真表时间长约1ms.本文提出了图样转换的方案来解决预失真表建立时间过长的问题.本文方案将预失真表的建立时间缩短到20μs之内,同时对7.2dB PAPR和40MHz带宽的长期演进(Long Term Evolation,LTE)信号,布局前仿真中预失真后信号带内误差能减少到-30.07dB.本文方案不仅节省了预失真过程的时间和功耗,也使多比特正交发射机预失真表的实时建立首次成为可能.

关键词：全数字发射机多比特正交功放二维预失真图样转换

来源：评论

学校读者我要写书评

暂无评论

一种新的有效抑制相位噪声的载波恢复环路

引用

复旦学报（自然科学版） 2006年第1期45卷 77-81,86页

作者：李铮沈泊复旦大学专用集成电路与系统国家重点实验室上海200433

相位噪声对高阶QAM解调器的性能有很大影响,而载波恢复环路与相位噪声密切相关.通过理论分析和性能仿真,优化了载波恢复环路的位置及环路滤波器的参数,使之能有效地抑制相位噪声.将该载波恢复环路应用到DVB-C解调芯片中,芯片测试结果说... 详细信息

相位噪声对高阶QAM解调器的性能有很大影响,而载波恢复环路与相位噪声密切相关.通过理论分析和性能仿真,优化了载波恢复环路的位置及环路滤波器的参数,使之能有效地抑制相位噪声.将该载波恢复环路应用到DVB-C解调芯片中,芯片测试结果说明该解调芯片抑制相位噪声能力较强,性能上达到了准无误码(QEF)的标准.

关键词： QAM解调器相位噪声载波恢复环路

来源：评论

学校读者我要写书评

暂无评论

一种带有新型曲率补偿的带隙基准电压源设计

引用

复旦学报（自然科学版） 2012年第6期51卷 692-697页

作者：马亚楠陈刚林殷茵复旦大学专用集成电路与系统国家重点实验室上海201203

设计了一种具有新型曲率补偿的电流模式的带隙基准电压源电路,通过在高温时产生一路正温度系数的电流注入到输出端来补偿VBE的高阶负温度系数项实现曲率补偿,从而得到更低温度系数的输出电压.同时采用一种有效的启动电路保证电路上电后... 详细信息

设计了一种具有新型曲率补偿的电流模式的带隙基准电压源电路,通过在高温时产生一路正温度系数的电流注入到输出端来补偿VBE的高阶负温度系数项实现曲率补偿,从而得到更低温度系数的输出电压.同时采用一种有效的启动电路保证电路上电后可正常启动.该设计基于SMIC 0.13μm CMOS工艺,在1.2V电源电压下,输出基准电压为500mV,在-30～130℃范围内温度系数的版图后仿真可达到3.1×10-6 V/℃,整个电路功耗为180μW.

关键词：带隙基准高阶补偿低温度系数启动电路

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：