检索结果-内蒙古大学图书馆

固体电子学研究与进展 2011年第5期31卷 484-488页

作者：方飞林楠方昊洪志良复旦大学专用集成电路与系统国家重点实验室上海201203 LSI Company 美国

采用0.13μm RF CMOS工艺,设计了一款具有精确增益步长控制的宽带可编程增益放大器。在传统电阻网络衰减器的基础上,提出了一种新的增益控制方法。该方法采用两个互相重叠的反馈环路,通过改变环路中跨导的比值以实现精细的增益步长控制... 详细信息

采用0.13μm RF CMOS工艺,设计了一款具有精确增益步长控制的宽带可编程增益放大器。在传统电阻网络衰减器的基础上,提出了一种新的增益控制方法。该方法采用两个互相重叠的反馈环路,通过改变环路中跨导的比值以实现精细的增益步长控制。测试结果表明,当电源电压为1.2 V时,功耗为24 mW,-3 dB带宽为600MHz。在24 dB的增益范围内,增益精度可达0.08 dB。在0 dB和24 dB增益下的IIP3分别为18.8 dBm和-5.57dBm。

关键词：可编程增益放大器衰减器精确增益控制

来源：评论

学校读者我要写书评

暂无评论

一种用于电视调谐器的宽带CMOS低噪声放大器设计

引用

Journal of Semiconductors 2006年第11期27卷 2029-2034页

作者：廖友春唐长文闵昊复旦大学专用集成电路与系统国家重点实验室上海201203

介绍了一种宽带CMOS低噪声放大器设计方法，采用噪声抵消技术消除输入MOS管的噪声贡献．芯片采用TSMC0．25μm1P5M RF CMOS工艺实现．测试结果表明：在50-860MHz工作频率内，电压增益约为13．4dB；噪声系数在2．4-3．5dB之间；增益1dB... 详细信息

介绍了一种宽带CMOS低噪声放大器设计方法，采用噪声抵消技术消除输入MOS管的噪声贡献．芯片采用TSMC0．25μm1P5M RF CMOS工艺实现．测试结果表明：在50-860MHz工作频率内，电压增益约为13．4dB；噪声系数在2．4-3．5dB之间；增益1dB压缩点为-6．7dBm；输入参考三阶交调点为3．3dBm．在2．5V直流电压下测得的功耗约为30mW．

关键词：宽带低噪声放大器噪声系数线性度噪声抵消

来源：评论

学校读者我要写书评

暂无评论

实现FPGA高效动态可重配置的触发器电路

引用

复旦学报（自然科学版） 2009年第4期48卷 511-516页

作者：卢海舟来金梅童家榕复旦大学专用集成电路与系统国家重点实验室上海201203

设计了一种在现场可编程逻辑阵列(FPGA)内可供配置的触发器电路结构.主要特点是:不需要浪费FPGA内组合逻辑的资源,就可以独立配置出56种全部常用类型的D触发器电路或锁存器电路;以FPGA在配置简单时序电路时增加50%面积的代价降低了配置... 详细信息

设计了一种在现场可编程逻辑阵列(FPGA)内可供配置的触发器电路结构.主要特点是:不需要浪费FPGA内组合逻辑的资源,就可以独立配置出56种全部常用类型的D触发器电路或锁存器电路;以FPGA在配置简单时序电路时增加50%面积的代价降低了配置为复杂时序电路时70%的延时和90%的面积.同时针对Xilinx Virtex系列FPGA动态重配置速度较慢的缺点,在触发器电路中加入了抓捕与写回电路;提出了通过硬件电路来实现重配置状态保存和写回的方法.与Xilinx Virtex器件完全用软件实现的方法相比,加快了FPGA动态重配置电路的速度.

关键词：现场可编程逻辑阵列触发器锁存器动态可重配置抓捕与写回电路

来源：评论

学校读者我要写书评

暂无评论

主从型D触发器的无效功耗分析

引用

固体电子学研究与进展 2000年第1期20卷 74-83,98页

作者：莫凡俞军章倩苓复旦大学专用集成电路与系统国家重点实验室上海200433

对主从型 D触发器的功能及时序进行分析 ,证明了该类型触发器无效功耗的存在 ;文章建立了无效功耗的数学模型 ,并通过对典型应用电路的理论推导和计算机模拟 ,验证了这一结论的正确性。分析无效功耗的目的是为了采取措施消除其影响 ,文... 详细信息

对主从型 D触发器的功能及时序进行分析 ,证明了该类型触发器无效功耗的存在 ;文章建立了无效功耗的数学模型 ,并通过对典型应用电路的理论推导和计算机模拟 ,验证了这一结论的正确性。分析无效功耗的目的是为了采取措施消除其影响 ,文中提出的数学模型对低功耗 VL SI设计有着重要的价值。

关键词：主从型 D触发器无效功耗数字逻辑电路

来源：评论

学校读者我要写书评

暂无评论

用于小LSB并行ADC的新型节约面积的预放大器链设计方法(英文)

引用

复旦学报（自然科学版） 2010年第2期49卷 229-235页

作者：牛祺吕昌辉复旦大学专用集成电路与系统国家重点实验室上海201203

伴随高精度电源系统的发展,数字电压调整模块(DVRM)需要高速,高精度的模数转换器.为此,提出了一种新型预放大器链设计方法,能够获得非常小的LSB.该方法优化了预放大器输入管的尺寸,在保证足够小的失调电压的前提下,使各级输入管面积总... 详细信息

伴随高精度电源系统的发展,数字电压调整模块(DVRM)需要高速,高精度的模数转换器.为此,提出了一种新型预放大器链设计方法,能够获得非常小的LSB.该方法优化了预放大器输入管的尺寸,在保证足够小的失调电压的前提下,使各级输入管面积总和最小.为验证该优化方法,结合电阻均衡技术,构造了一个3级结构flash型ADC.与一般设计相比,输入管总面积减少了57%.每个LSB为3.125 mV,直接转换精度3.5 bit,得益于窗口结构,在满度输入范围内等效精度为8 bit,采样率为224 Msample/s.

关键词：窗口型flash ADC 面积优化高精度数字电压调整模块电阻均衡

来源：评论

学校读者我要写书评

暂无评论

用于高速PLL的CMOS电荷泵电路

引用

复旦学报（自然科学版） 2005年第6期44卷 929-934页

作者：王烜来金梅孙承绶章倩苓复旦大学专用集成电路与系统国家重点实验室上海200433

提出了一种应用于高速锁相环中的新型CMOS电荷泵电路.电荷泵核心部分为一带有参考电压电路的双管开关型电路,并对运放构成的反馈回路进行了改进,降低了电荷泵输出电压的抖动.电路采用chartered 0.35 μm 3.3 V CMOS工艺实现,模拟结果表... 详细信息

提出了一种应用于高速锁相环中的新型CMOS电荷泵电路.电荷泵核心部分为一带有参考电压电路的双管开关型电路,并对运放构成的反馈回路进行了改进,降低了电荷泵输出电压的抖动.电路采用chartered 0.35 μm 3.3 V CMOS工艺实现,模拟结果表明电流源输出电压在1～3 V区间变化,其输出电流基本无变化,上下电流的失配率小于0.6%,具有很高的匹配性.在3.3 V电源电压下,电荷泵输出电压的范围为0～3.1 V,具有宽摆幅和低抖动(约0.2 mV)等优点,能很好地满足高速锁相环的性能要求.

关键词：半导体技术电荷泵锁相环鉴频鉴相器压控振荡器

来源：评论

学校读者我要写书评

暂无评论

一种用于宽带系统的可重构模拟基带电路

引用

复旦学报（自然科学版） 2010年第6期49卷 764-770页

作者：樊锦涵李巍李宁任俊彦复旦大学专用集成电路与系统国家重点实验室上海201203

介绍了一种应用于宽带系统中的可重构模拟基带电路.该电路采用全CMOS工艺,由低通滤波器和可变增益放大器2个模块构成.低通滤波器可通过模拟控制电压调谐转折频率,调谐范围130~430 MHz,不仅兼容了WiMedia与中国标准,而且适用于更高频率... 详细信息

介绍了一种应用于宽带系统中的可重构模拟基带电路.该电路采用全CMOS工艺,由低通滤波器和可变增益放大器2个模块构成.低通滤波器可通过模拟控制电压调谐转折频率,调谐范围130~430 MHz,不仅兼容了WiMedia与中国标准,而且适用于更高频率的模拟基带信号处理;跨导放大器采用适用于低电压和高频率的Nauta结构,讨论了该跨导结构的共模稳定电路的设计参数对滤波器频率准确性的影响.整个模拟基带链路可以通过数字控制调节增益,其可变增益范围0~44 dB,增益步长1 dB,适用于不同的传输距离.为了避免高链路增益情况下失调的影响,加入了直流失调校正电路,并讨论了直流失调校正电路对主电路增益准确性的影响以及优化设计.设计采用0.18μm CMOS工艺,1.8 V电源电压.在实现可重构功能的同时,仍然拥有零增益时12.5 dBm的IIP3,在同领域处于领先水平.

关键词：可重构宽带系统模拟基带电路共模稳定电路直流失调校正

来源：评论

学校读者我要写书评

暂无评论

一种应用于K波段的宽锁定范围的CMOS注入锁定三倍频器

引用

复旦学报（自然科学版） 2015年第6期54卷 728-733页

作者：王炜李巍复旦大学专用集成电路与系统国家重点实验室上海201203

对传统的注入锁定三倍频器（ILFT）进行改进,提出了一种应用于K波段的注入锁定三倍频器,该注入锁定三倍频器在传统结构的基础上加上两个旁路电流源,在不牺牲功耗的前提下,提高了三次谐波的注入效率,解决了传统结构中存在的锁定范围和功... 详细信息

对传统的注入锁定三倍频器（ILFT）进行改进,提出了一种应用于K波段的注入锁定三倍频器,该注入锁定三倍频器在传统结构的基础上加上两个旁路电流源,在不牺牲功耗的前提下,提高了三次谐波的注入效率,解决了传统结构中存在的锁定范围和功耗的折中问题.该注入锁定三倍频器采用TSMC 130nm工艺进行设计,电源电压1.2V,仿真结果表明在输入信号功率为2dBm时,锁定范围为5.1 GHz,工作范围是21.0~26.1GHz,最大功耗为7.8mW.

关键词： K波段注入锁定三倍频器三次谐波注入效率

来源：评论

学校读者我要写书评

暂无评论

高频时钟网络布线拓扑结构的曼哈顿平面切割线生成算法

引用

计算机辅助设计与图形学学报 2005年第5期17卷 1068-1073页

作者：卢婷婷金剑松赵文庆复旦大学专用集成电路与系统国家重点实验室上海200433

在传统的Planar DME拓扑划分算法的基础上,提出一种将欧几里德平面上的拓扑连接线转换成曼哈顿平面上的切割线并建立虚拟通道的算法,来进行连线调整,完成时钟网络的零时滞平面化布线

关键词：时钟树综合曼哈顿平面布线切割线生成

来源：评论

学校读者我要写书评

暂无评论

一种基于FPGA的卷积神经网络加速器的设计与实现

引用

复旦学报（自然科学版） 2018年第2期57卷 236-242页

作者：张榜来金梅复旦大学专用集成电路与系统国家重点实验室上海201203

本文提出了一种基于现场可编程门阵列(FPGA)的卷积神经网络(CNN)加速器的设计与实现方法,以期在资源和功耗受限的平台中为CNN的计算提供加速.首先,我们采用了数据量化的方式将网络参数从浮点数转化为定点数,从而降低了加速系统所需的硬... 详细信息

本文提出了一种基于现场可编程门阵列(FPGA)的卷积神经网络(CNN)加速器的设计与实现方法,以期在资源和功耗受限的平台中为CNN的计算提供加速.首先,我们采用了数据量化的方式将网络参数从浮点数转化为定点数,从而降低了加速系统所需的硬件开销;其次,提出了一种从FPGA端发起数据访问的系统架构,避免了系统运行中因处理器对FPGA频繁干预而引起性能下降的问题;最后,为CNN的计算设计了高效的数据处理和缓存电路,从电路层面保证了加速器的计算效率.本文以交通标志识别(TSR)为应用场景将上述加速方案进行了板级实现.测试结果显示,识别时间为49ms,其中单个乘法器提供了0.081GOPS的性能,性能功耗比达到了6.81GOPS/W.与近年来相关领域文献对比,可以看出本文提出的方案在资源和功耗受限的情况下可以提供更高的性能.

关键词：现场可编程门阵列卷积神经网络硬件加速交通标志识别

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：