检索结果-内蒙古大学图书馆

Analysis and Optimum Design of Differential Inductors Using Distributed Capacitance Model

Journal of Semiconductors 2005年第6期26卷 1077-1082页

作者：菅洪彦唐长文何捷闵昊复旦大学专用集成电路与系统国家重点实验室上海200433

A distributed capacitance model for monolithic inductors is developed to predict the equivalently parasitical capacitances of the *** ratio of the self-resonant frequency (f SR) of the differential-driven symmetric inductor to the f SR of the single-ended driven inductor is firstly predicted and *** with a single-ended configuration,experimental data demonstrate that the differential inductor offers a 127% greater maximum quality factor and a broader range of operating *** differential inductors with low parasitical capacitance are developed and validated.

关键词： distributed capacitance model self-resonant frequency ratio quality factor differential inductor optimum design

来源：评论

学校读者我要写书评

暂无评论

一种新体系结构、带Java功能的32位嵌入式微处理器设计

引用

小型微型计算机系统 2005年第1期26卷 90-95页

作者：徐科忻凌朱柯嘉闵昊复旦大学专用集成电路与系统国家重点实验室上海200433

针对嵌入式系统设计了一个带 Java功能的 32位嵌入式微处理器 ,具有两种工作模式 ,支持本地 RISC指令集和 Java字节码两套指令系统 ,并能够在两种状态之间进行无缝的切换 .与现有的同类微处理器比较 ,性能有较大提高 .

关键词：嵌入式精简指令计算机流水线通用寄存器组 Java cache 堆栈折叠前推

来源：评论

学校读者我要写书评

暂无评论

1.8V千兆以太网收发器低抖动时钟电路

引用

复旦学报（自然科学版） 2005年第1期44卷 155-160页

作者：陆平王彦李联郑增钰任俊彦复旦大学专用集成电路与系统国家重点实验室上海200433

采用新型的高速鉴频鉴相器(TSPC)、典型的抗抖动的电荷泵和对称负载差分延迟单元,设计了0.18μm标准CMOS工艺、1.8V工作电压的锁相环,经过系统稳定性验证和spice仿真,125MHz的最大时钟输出在(75℃@TT)情况下,具有±3σ=70ps左右的lo... 详细信息

采用新型的高速鉴频鉴相器(TSPC)、典型的抗抖动的电荷泵和对称负载差分延迟单元,设计了0.18μm标准CMOS工艺、1.8V工作电压的锁相环,经过系统稳定性验证和spice仿真,125MHz的最大时钟输出在(75℃@TT)情况下,具有±3σ=70ps左右的long term低抖动.同时,在3种不同工艺下施加0.1Vpeak peak正弦电源噪声时,对电路的工作情况进行了仿真,均能很好满足电路设计的要求(对于1000Base T,Δt=8ns/16=500ps,根据时钟恢复算法的仿真,较严格peak peak抖动要求约为(2%～3%)×baud=160～240ps).

关键词：时钟电路收发器抗抖动 spice仿真鉴频鉴相器电源噪声时钟恢复千兆以太网复算时钟输出

来源：评论

学校读者我要写书评

暂无评论

一种用于多通道10 Gbit以太网接口的CMOS3.125 Gb/s接收器(英文)

引用

复旦学报（自然科学版） 2005年第6期44卷 941-946页

作者：黄林叶菁华郭淦陈一辉洪志良复旦大学专用集成电路与系统国家重点实验室上海200433

介绍了一种单片集成的3.125 Gb/s接收器的设计,它适用于IEEE 802.3ae四通道10 Gb/s以太网接口.电路采用了多相时钟结构和并行采样技术以降低电路速度要求.电荷泵采用了常跨导偏置技术以降低环路对工艺、电源电压和温度变化的敏感度.时... 详细信息

介绍了一种单片集成的3.125 Gb/s接收器的设计,它适用于IEEE 802.3ae四通道10 Gb/s以太网接口.电路采用了多相时钟结构和并行采样技术以降低电路速度要求.电荷泵采用了常跨导偏置技术以降低环路对工艺、电源电压和温度变化的敏感度.时钟数据恢复电路采用1/5速率时钟降低振荡器的设计难度,时钟恢复的同时完成1:5解串功能,降低了电路功耗.电路采用0.18μm CMOS工艺设计和仿真,总体功耗为95 mW,625 MHz恢复时钟的输出抖动小于75 ps,电路在3.125 Gb/s的数据率和各种工艺角下工作正确.

关键词：接收器多相时钟发生器常跨导偏置鉴相器时钟数据恢复 1/5速率时钟

来源：评论

学校读者我要写书评

暂无评论

一种采用开关阶跃电容的压控振荡器(上):调谐特性的理论分析

引用

Journal of Semiconductors 2005年第10期26卷 2010-2021页

作者：唐长文何捷闵昊复旦大学专用集成电路与系统国家重点实验室上海200433

针对采用阶跃可变电容的电感电容压控振荡器电路,本文提出了一种振荡器调谐特性的时域分析方法———周期计算技术.通过对电感电容谐振回路中电感的IV曲线分析,详细地阐述了阶跃可变电容能够实现线性压控的物理机理和本质.对差分调谐电... 详细信息

针对采用阶跃可变电容的电感电容压控振荡器电路,本文提出了一种振荡器调谐特性的时域分析方法———周期计算技术.通过对电感电容谐振回路中电感的IV曲线分析,详细地阐述了阶跃可变电容能够实现线性压控的物理机理和本质.对差分调谐电感电容压控振荡器的调谐特性也进行了详细的分析.SPICE电路仿真验证了调谐特性理论分析的正确性.

关键词：阶跃可变电容 MOS管可变电容开关阶跃电容电感电容压控振荡器振荡调谐曲线周期计算技术

来源：评论

学校读者我要写书评

暂无评论

DES密码电路的抗差分功耗分析设计

引用

Journal of Semiconductors 2005年第8期26卷 1646-1652页

作者：韩军曾晓洋汤庭鳌复旦大学专用集成电路与系统国家重点实验室上海200433

提出一种互补结构的寄存器电路设计方案,用于减小DES加密电路的差分功率信号,防御差分功耗分析.提出了一种误导攻击者的干扰电路,在保证加密电路安全等级的前提下,大幅度降低了电路的硬件开销.为节约成本与缩短设计周期,文中使用了一套... 详细信息

提出一种互补结构的寄存器电路设计方案,用于减小DES加密电路的差分功率信号,防御差分功耗分析.提出了一种误导攻击者的干扰电路,在保证加密电路安全等级的前提下,大幅度降低了电路的硬件开销.为节约成本与缩短设计周期,文中使用了一套高效的抗攻击电路的设计流程.

关键词：差分功耗分析互补结构抗攻击电路 DES

来源：评论

学校读者我要写书评

暂无评论

一种闪存适用新型高速高驱动电压泵设计

引用

复旦学报（自然科学版） 2005年第6期44卷 935-940页

作者：苏志强俞军程君侠复旦大学专用集成电路与系统国家重点实验室上海200433

提出了一种适用于低电压供电Flash Memory的新型高速高驱动电压泵的设计方法.在分析电压泵工作原理和结构演变并指出当前实现方法在驱动和响应上的制约因素的基础上,结合目前先进Flash Memory工作电压和工作要求,提出了结合三阱工艺和CT... 详细信息

提出了一种适用于低电压供电Flash Memory的新型高速高驱动电压泵的设计方法.在分析电压泵工作原理和结构演变并指出当前实现方法在驱动和响应上的制约因素的基础上,结合目前先进Flash Memory工作电压和工作要求,提出了结合三阱工艺和CTS方法以消除体效应和阈值电压降从而提高性能的四相位电荷泵设计方法,专门对时钟驱动进行的优化,提高了响应速度.最后在0.18μm,3 V工艺上仿真并和几种现存实现方法对比得以验证.

关键词：半导体技术电压泵闪存低电压 CTS 三阱

来源：评论

学校读者我要写书评

暂无评论

一种改进的流水线模数转换器结构