检索结果-内蒙古大学图书馆

基于FPGA的实时高速二维DCT／IDCT处理器

引用

微电子学 1996年第1期26卷 15-19页

作者：卢? 陈旭昀闵昊章倩苓复旦大学电子工程系专用集成电路与系统设计国家重点实验室

在Ｗ．Ｌｉ提出的循环斜卷积分布算法［１］的基础上，利用ＦＰＧＡ设计可用于高速数据传输设备的二维８×８ＤＣＴ／ＩＤＣＴ实时处理器。它可用一根信号线控制计算ＤＣＴ／ＩＤＣＴ，其输入、输出为１４位、内部数据线及内部参数... 详细信息

在Ｗ．Ｌｉ提出的循环斜卷积分布算法［１］的基础上，利用ＦＰＧＡ设计可用于高速数据传输设备的二维８×８ＤＣＴ／ＩＤＣＴ实时处理器。它可用一根信号线控制计算ＤＣＴ／ＩＤＣＴ，其输入、输出为１４位、内部数据线及内部参数均为１６位。

关键词：专用集成电路可编程阵列二维 DCT/IDCT处理器

来源：评论

学校读者我要写书评

暂无评论

BiCMOS电路可测性设计探讨

引用

电子学报 1995年第8期23卷 86-88页

作者：叶波郑增钰复旦大学专用集成电路与系统国家重点实验室复旦大学电子工程系

本文提出了ＢｉＣＭＯＳ电路的实用可测性设计方案，该方案与传统方法相比，可测性高，硬件花费小，仅需额外添加一个ＭＯＳ管和两个控制端，就可有效地用单个测试码测出ＢｉＣＭＯＳ电路的开路故障和短路故障，减少了测试生成时间，可... 详细信息

本文提出了ＢｉＣＭＯＳ电路的实用可测性设计方案，该方案与传统方法相比，可测性高，硬件花费小，仅需额外添加一个ＭＯＳ管和两个控制端，就可有效地用单个测试码测出ＢｉＣＭＯＳ电路的开路故障和短路故障，减少了测试生成时间，可广泛应用于集成电路设计中。

关键词： BiCMOS电路可测性设计混合集成电路

来源：评论

学校读者我要写书评

暂无评论

部分并行扫描法可测性设计的一种新结构

引用

固体电子学研究与进展 1995年第3期15卷 302-306页

作者：叶波陈瑜华郑增钰复旦大学专用集成电路与系统国家重点实验室

提出了一种新的并行扫描结构。扫描触发器的选择采用ＢＡＬＬＡＳＴ算法。该结构采用译码的方式依次选通每个扫描小组，使得扫描小组中的存储元件并行地控制和观测。测试产生和响应时间比串行扫描法快Ｋ倍（Ｋ为并行度），而硬件耗费比... 详细信息

提出了一种新的并行扫描结构。扫描触发器的选择采用ＢＡＬＬＡＳＴ算法。该结构采用译码的方式依次选通每个扫描小组，使得扫描小组中的存储元件并行地控制和观测。测试产生和响应时间比串行扫描法快Ｋ倍（Ｋ为并行度），而硬件耗费比多链扫描法和传统的并行扫描结构小很多。

关键词：并行扫描扫描触发器并行度集成电路测试

来源：评论

学校读者我要写书评

暂无评论

实用BiCMOS倒相器可测性设计

引用

科学通报 1995年第7期40卷 608-609页

作者：叶波郑增钰复旦大学专用集成电路与系统国家重点实验室上海200433

BiCMOS电路由于具有Bipolar和CMOS的优点,即高集成度、大驱动能力和高速等优点,而且其工艺与CMOS工艺兼容,在高速和数模混合的集成电路中得到了广泛的应用.但随着集成电路规模的增大,尤其是BiCMOS电路本身的复杂性,测试时间、测试图形... 详细信息

BiCMOS电路由于具有Bipolar和CMOS的优点,即高集成度、大驱动能力和高速等优点,而且其工艺与CMOS工艺兼容,在高速和数模混合的集成电路中得到了广泛的应用.但随着集成电路规模的增大,尤其是BiCMOS电路本身的复杂性,测试时间、测试图形生成时间及所需数据量均增加很快,测试成本随之增高,因而研究BiCMOS电路的可测性设计方法是很有必要的.目前,关于BiCMOS电路的可测性设计方法还不多见.Salama与Elmasry提出的方法虽然能够测出电路的常见故障,但这种方法占用芯片面积大,故障覆盖率不高,当电路规模很大时难以使用.

关键词： BiCMOS 倒相器可测性设计 BiCMOS电路集成电路

来源：评论

学校读者我要写书评

暂无评论

部分扫描法可测性设计

引用

半导体技术 1995年第2期11卷 35-39页

作者：陈瑜华叶波郑增钰复旦大学专用集成电路与系统国家重点实验室

对部分扫描法可测性设计进行了系统的分析，介绍了部分扫描法的最新进展，讨论了目前部分扫描法在集成电路设计中应用存在的问题，在此基础上提出了优化部分扫描可测性设计的方法。

关键词：集成电路设计可测性

来源：评论

学校读者我要写书评

暂无评论

单链扫描可测性设计中存储元件的排序

引用

计算机学报 1995年第8期18卷 598-603页

作者：叶波郑增钰复旦大学专用集成电路与系统国家重点实验室复旦大学电子工程系

本文提出了扫描设计中存储元件在扫描链中的最优排序方法．采用文迭测试体制和区间法能快速求出最优解．对于确定的测试向量集，用该方法构造的扫描链能使电路总的测试时间最少．

关键词：扫描设计存储元件时序电路测试

来源：评论

学校读者我要写书评

暂无评论

基于共模负反馈的平衡运放的研制

引用

电子科学学刊 1995年第4期17卷 345-351页

作者：董炜姜黎李联复旦大学专用集成电路和系统国家重点实验室上海200433

本文论述了基于共模负反馈的平衡运放的研制。研制得到的平衡运放不仅具有很好的常规特性而且还有极好的共模信号抑制能力。鉴于平衡运放在设计上的特殊性,本文详细讨论并比较了它与一般的双端输出运放的区别和优点,并提出了基于共模负... 详细信息

本文论述了基于共模负反馈的平衡运放的研制。研制得到的平衡运放不仅具有很好的常规特性而且还有极好的共模信号抑制能力。鉴于平衡运放在设计上的特殊性,本文详细讨论并比较了它与一般的双端输出运放的区别和优点,并提出了基于共模负反馈实现平衡运放的具体方法。电路设计采用了PSPICE辅助分析。芯片投片的测试结果表明,在一基本平衡结构单元中,当输入共模电压为2V时,输出共模电压低于50μV,完全达到设计要求。它可以被广泛用于连续时间滤波器、开关电容滤波器、A/D以及其它模拟电路领域。

关键词：运算放大器平衡结构共模负反馈

来源：评论

学校读者我要写书评

暂无评论

单链扫描可测性设计中存储元件的排序