检索结果-内蒙古大学图书馆

光电工程 2008年第7期35卷 140-144页

作者：刘楠洪志良复旦大学专用集成电路与系统国家重点实验室上海201203

在标准CMOS工艺参数基础上,设计了三种(P+/Nwell型,Nwell/Psub型和N+/Psub型)光电探测器。通过对光电转换原理的详细分析以及数学模型的建立,理论上比较了三种探测器在灵敏度,暗电流,峰值响应波长等特性的差异,阐述了掺杂浓度,结深等工... 详细信息

在标准CMOS工艺参数基础上,设计了三种(P+/Nwell型,Nwell/Psub型和N+/Psub型)光电探测器。通过对光电转换原理的详细分析以及数学模型的建立,理论上比较了三种探测器在灵敏度,暗电流,峰值响应波长等特性的差异,阐述了掺杂浓度,结深等工艺参数对器件性能的影响,并且采用SMIC0.18μmCMOS工艺进行流片验证。测试结果表明,P+/Nwell型结构最大灵敏度为0.08A/W,峰值响应波长460nm,暗电流55nA/cm2;Nwell/Psub型结构最大灵敏度为0.35A/W,峰值响应波长580nm,暗电流64nA/cm2;N+/Psub型结构最大灵敏度为0.29A/W,峰值响应波长580nm,暗电流600nA/cm2。测试结果表明,所设计的光电探测器性能与理论分析基本一致,在灵敏度,响应波长方面性能突出。

关键词：荧光检测光电探测器灵敏度暗电流

来源：评论

学校读者我要写书评

暂无评论

适用于大动态范围场景的自动曝光控制算法

引用

光电工程 2008年第5期35卷 89-92页

作者：梁佳毅洪志良复旦大学专用集成电路与系统国家重点实验室上海201203

针对数码成像系统在大动态范围场景下存在的对主体曝光不足或曝光过度的问题,本文提出了一种新的自动曝光控制算法。该方法将图像窗口分割成M×N个矩形块,利用大动态范围场景中主体与背景之间所具有的较大的对比度,采用一个主动搜... 详细信息

针对数码成像系统在大动态范围场景下存在的对主体曝光不足或曝光过度的问题,本文提出了一种新的自动曝光控制算法。该方法将图像窗口分割成M×N个矩形块,利用大动态范围场景中主体与背景之间所具有的较大的对比度,采用一个主动搜索的过程将主体鉴别出来,随后根据主体与背景之间的亮度关系对光照条件进行判断,并且在计算图像整体亮度水平时赋予主体与背景相应的权重从而更多地反映出主体的信息。实验结果表明,算法对所有的评估场景都做出了正确的光照条件判断,其在大动态范围场景下拍摄的预览帧数和曝光误差分别小于8.8帧和6.56%。

关键词：自动曝光数码成像系统大动态范围背光强正面光

来源：评论

学校读者我要写书评

暂无评论

FPGA通用开关盒层次化建模与优化

引用

电子与信息学报 2008年第5期30卷 1239-1242页

作者：谈珺申秋实王伶俐童家榕复旦大学专用集成电路与系统国家重点实验室上海201203

国际上权威的通用布局布线工具(Versatile Place and Route tool,VPR)所支持的开关盒(Switch Box,SB)结构限定在Disjoint,Wilton和Universal3种类型,并且通道内同种类型的互连线必须相邻排列。针对这两个约束,该文提出了FPGA(Field Prog... 详细信息

国际上权威的通用布局布线工具(Versatile Place and Route tool,VPR)所支持的开关盒(Switch Box,SB)结构限定在Disjoint,Wilton和Universal3种类型,并且通道内同种类型的互连线必须相邻排列。针对这两个约束,该文提出了FPGA(Field Programmable Gate Array)层次化通用开关盒模型,可涵盖FPGA中的任意开关盒结构,并基于这种模型,提出了具有更高布通率的新型开关盒结构JSB(Joint Switch Box,JSB),与Disjoint,Wilton和Universal结构相比,布通率分别提高了10.1%,3.3%和4.6%;还通过优化分布FPGA中互连线,大幅度减小了电路延时,在相同工艺参数和相同开关盒的条件下,比VPR的布线时延关键路径平均缩短了10.4%。

关键词：通用布局布线工具开关盒模型布通率关键路径 FPGA

来源：评论

学校读者我要写书评

暂无评论

原子层淀积Al_2O_3薄膜表面自组装Au纳米颗粒及其热稳定性

引用

材料研究学报 2009年第1期23卷 13-16页

作者：黄玥廖忠伟苟鸿雁丁士进张卫复旦大学专用集成电路与系统国家重点实验室上海200433

在原子层淀积的Al_2O_3薄膜表面自组装生长Au纳米颗粒,研究了Au纳米颗粒的自组装过程和热稳定性.结果表明,原子层淀积的Al_2O_3薄膜表面很容易吸附氨丙基三甲基硅烷(APTMS),有利于Au纳米颗粒的自组装,生长出的Au纳米颗粒尺寸为5—8 nm,... 详细信息

在原子层淀积的Al_2O_3薄膜表面自组装生长Au纳米颗粒,研究了Au纳米颗粒的自组装过程和热稳定性.结果表明,原子层淀积的Al_2O_3薄膜表面很容易吸附氨丙基三甲基硅烷(APTMS),有利于Au纳米颗粒的自组装,生长出的Au纳米颗粒尺寸为5—8 nm,密度约为4×10^(11)cm^(-2).在300℃氮气中退火使Au纳米颗粒的尺寸增大,但是没有改变APTMS的吸附状态和Au的化学组成.当退火温度提高到450℃时,Au纳米颗粒发生明显的团聚,且分布变得极不均匀.

关键词：金属材料化学自组装生长 Au纳米颗粒热稳定性

来源：评论

学校读者我要写书评

暂无评论

一种极低码率视频压缩编码算法的VLSI结构

引用

电子学报 1999年第11期27卷 53-56页

作者：江科章倩苓汤庭鳌复旦大学专用集成电路与系统国家重点实验室上海200433

本文提出了一种基于分类矢量量化的极低码率视频编码算法及其VLSI结构,它结合了四叉树分割,分类矢量量化算法,变块大小运动估计等多种算法.在获得较高压缩率同时,又克服了低码率图像编码算法中常见的边缘细节模糊的缺陷.同时,本算法在... 详细信息

本文提出了一种基于分类矢量量化的极低码率视频编码算法及其VLSI结构,它结合了四叉树分割,分类矢量量化算法,变块大小运动估计等多种算法.在获得较高压缩率同时,又克服了低码率图像编码算法中常见的边缘细节模糊的缺陷.同时,本算法在保留了矢量量化解码器简单的优点的同时,并给出了一种易于VLSI实现的编码器结构.其中运动估计电路可和矢量量化器共用处理器阵列,从而减少了编码器的电路规模.

关键词：极低码率视频编码矢量量化 VLSI结构

来源：评论

学校读者我要写书评

暂无评论

一种可用于嵌入式Java处理器的寄存器队列

引用

计算机工程 2006年第4期32卷 230-232页

作者：王俊宇忻凌周维周晓方闵昊专用集成电路与系统国家重点实验室(复旦大学) 上海200433

提出了一种可用于Java处理器的改进型寄存器队列(FIFO)的设计和控制方法。通过在传统的指针移动型FIFO的基础上,改变读写指针的操作宽度,增加读出端口,增加旁路设计等方法,使得改进型寄存器队列可以适应Java语言字节指令的变长特性。该... 详细信息

提出了一种可用于Java处理器的改进型寄存器队列(FIFO)的设计和控制方法。通过在传统的指针移动型FIFO的基础上,改变读写指针的操作宽度,增加读出端口,增加旁路设计等方法,使得改进型寄存器队列可以适应Java语言字节指令的变长特性。该设计在一种针对嵌入式系统的Java虚拟机的硬件实现中得到应用,提高了Java处理的取指效率,并对随后的指令折叠提供了方便。

关键词： Java处理器寄存器队列嵌入式

来源：评论

学校读者我要写书评

暂无评论

基于Barrett模乘算法的RSA密码协处理器设计

引用

系统工程与电子技术 2006年第6期28卷 830-833页

作者：麻永新曾晓洋吴敏孙承绶复旦大学专用集成电路与系统国家重点实验室上海200433

提出了一种基于Barrett模乘算法和中国剩余定理(CRT)的RSA密码协处理器的VLSI结构。将一个快速串并乘法器应用于改进的Barrett求模算法,从而实现了一个快速的模数N可配置的模乘运算器,对于1 024位和512位的操作数,完成一次模乘分别需要... 详细信息

提出了一种基于Barrett模乘算法和中国剩余定理(CRT)的RSA密码协处理器的VLSI结构。将一个快速串并乘法器应用于改进的Barrett求模算法,从而实现了一个快速的模数N可配置的模乘运算器,对于1 024位和512位的操作数,完成一次模乘分别需要约300个和160个时钟周期。采用0.25μm CMOS工艺设计,在150 MHz时钟频率下,对于1 024位和512位的操作数,加解密速率分别可以达到328 kbit/s和607 kbit/s;在CRT模式下工作,解密的速率分别可以达到600 kbit/s和1 143 kbit/s。

关键词： Barrett求模算法中国剩余定理操作数

来源：评论

学校读者我要写书评

暂无评论

多比特增量-总和调制器中的降噪环路

引用

电子学报 2001年第8期29卷 1013-1017页

作者：王正宏凌燮亭复旦大学专用集成电路与系统国家重点实验室上海200433

在单级多比特增量总和调制器中 ,量化器的规模是与其比特数成指数增长的 ,当比特数增加时 ,量化器会很快变得难以实现 .本文提出了一种新结构 :降噪环路 (Noise ReducingLoop) ,能够利用较少比特的量化器获得较多比特量化器的效果 ,在... 详细信息

在单级多比特增量总和调制器中 ,量化器的规模是与其比特数成指数增长的 ,当比特数增加时 ,量化器会很快变得难以实现 .本文提出了一种新结构 :降噪环路 (Noise ReducingLoop) ,能够利用较少比特的量化器获得较多比特量化器的效果 ,在获得高信噪比的同时 ,大大地减小了电路规模 .在此基础上应用动态量化 (DynamicQuantiza tion)算法。

关键词：增量-总和调制器多比特量化器动态量化降噪环路

来源：评论

学校读者我要写书评

暂无评论

USB2.0主机控制器片上系统软硬件协同设计研究

引用

计算机工程 2006年第13期32卷 225-227页

作者：黄宏唐晓燕周晓方闵昊周电复旦大学专用集成电路与系统国家重点实验室上海200433

以USB2.0主机控制器片上系统为设计对象,提出了一种基于事务管理、面向控制流的软硬件协同设计方法和步骤。在这一设计策略框架下,对USB2.0主机控制器进行设计,分析了其中的硬件调度单元,并利用0.18μm CMOS工艺在EDA工具上实现。最后... 详细信息

以USB2.0主机控制器片上系统为设计对象,提出了一种基于事务管理、面向控制流的软硬件协同设计方法和步骤。在这一设计策略框架下,对USB2.0主机控制器进行设计,分析了其中的硬件调度单元,并利用0.18μm CMOS工艺在EDA工具上实现。最后通过比较表明,面向控制流的软硬件协同设计方法,对复杂协议处理为主的片上系统集成,具有设计周期短、适应性强的优点。

关键词：片上系统软硬件协同设计 USB2.0主机控制器

来源：评论

学校读者我要写书评

暂无评论

一种用于分数频率合成器的3阶单环ΣΔ调制器

引用

固体电子学研究与进展 2007年第1期27卷 74-78页

作者：胡康敏沈维伦黄煜梅洪志良复旦大学专用集成电路与系统国家重点实验室上海200433

分析了无线通信分数分频频率合成器的关键模块ΣΔ调制器(SDM)的设计方法,并提出了一种系数能用移位产生的简单高效的单环3阶3位量化SDM结构。该电路采用标准0.18μm CM O S工艺实现,电源电压1.8 V,内部使用24位总线,在工作频率为16MH z... 详细信息

分析了无线通信分数分频频率合成器的关键模块ΣΔ调制器(SDM)的设计方法,并提出了一种系数能用移位产生的简单高效的单环3阶3位量化SDM结构。该电路采用标准0.18μm CM O S工艺实现,电源电压1.8 V,内部使用24位总线,在工作频率为16MH z时,可到达的频率分辨率为8 H z,结果表明它的带外噪声平坦、输出位宽窄,优于同阶级联ΣΔ结构。

关键词： ∑△调制器分数分频频率合成器锁相环

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：