基于IBM 0.18um SOI CMOS工艺,设计了一款工作在433 MHz的两级AB类功率放大器。驱动级和输出级均采用共源共栅结构以提高电源电压,从而提高输出功率。采用了自适应偏置电路解决了共源管和共栅管之间电压分布不均的问题,提高了电路可靠...
详细信息
基于IBM 0.18um SOI CMOS工艺,设计了一款工作在433 MHz的两级AB类功率放大器。驱动级和输出级均采用共源共栅结构以提高电源电压,从而提高输出功率。采用了自适应偏置电路解决了共源管和共栅管之间电压分布不均的问题,提高了电路可靠性。输入级采用了电压-电压反馈降低增益,提高电路稳定性。片内集成了输入匹配、级间匹配电路。后仿真结果表明,该放大器的增益为33.97 d B,1 d B压缩点为28.12 d Bm,PAE为23.86%。
电子不停车收费系统(Electronic Toll Collection,ETC)是解决目前交通拥堵问题最有效的手段。为规范ETC设计,统一国内ETC标准,我国制定了电子收费专用短程通信国家标准(Dedicated Short Range Communications,DSRC)。DSRC数据链路层采...
详细信息
电子不停车收费系统(Electronic Toll Collection,ETC)是解决目前交通拥堵问题最有效的手段。为规范ETC设计,统一国内ETC标准,我国制定了电子收费专用短程通信国家标准(Dedicated Short Range Communications,DSRC)。DSRC数据链路层采用由国际标准化组织(ISO)制定的高级数据链路控制规程(High-Level Data Link Control,HDLC)。文章遵循DSRC短程通信协议数据链路层标准规范,采用硬件描述语言Verilog HDL实现了一种基于串行结构的HDLC解码电路,并对其中‘0’比特删除模块、CRC校验模块着重分析,设计较短时延的解码电路。在解码时钟为256 k Hz时,可以在0.2 ms时间内完成解码和读取工作。
暂无评论