检索结果-内蒙古大学图书馆

电子学报 2024年第5期52卷 1582-1590页

作者：邵红李永顺宋亮金华俊张森无锡华润上华科技有限公司器件工程部江苏无锡210041

为满足中低压消费电子的市场需求,小尺寸高密度Bipolar-CMOS-DMOS技术得到了蓬勃发展,低损耗和高可靠成为Bipolar-CMOS-DMOS技术中横向双扩散金属氧化物半导体场效应管(Lateral Double-diffused Metal-Oxide-Semiconductor field effect transistor,LDMOS)设计的重点和难点.本文介绍了一种基于高温氧化层(High Temperature Oxidation layer,HTO)结构的LDMOS,并对其热载流子注入退化机制进行了研究分析,利用高温氧化层结构改善了传统浅槽隔离(Shallow Trench Isolation,STI)结构中氧化物台阶嵌入半导体内部对器件热载流子注入造成的不利影响,提高器件可靠性,同时还缩短了器件导通情况下的电流路径长度,降低损耗.此外本文还提出了对P型体区的工艺优化方法,利用多晶硅作为高能量离子注入的掩蔽层,改善阱邻近效应对器件鲁棒性的影响,同时形成更深的冶金结,可以辅助漂移区杂质离子耗尽,降低漂移区表面电场,在不需要额外增加版次的情况下提高了器件击穿电压.最终得到的基于HTO结构的LDMOS击穿电压为43 V,比导通电阻为9.5 mΩ·mm^(2),线性区电流在10000 s之后的退化量仅为0.87%.

关键词：横向双扩散金属氧化物半导体场效应管热载流子注入高温氧化层低损耗高可靠性

来源：评论

学校读者我要写书评

暂无评论

SOI工艺的GOI可靠性结构优化与工艺改善

引用

电力电子技术 2013年第12期47卷 16-18页

作者：何骁伟吴世利刘玉伟苏巍无锡华润上华科技有限公司江苏无锡214000

为获得更高性能晶体管,传统的体硅衬底材料逐渐被绝缘体上硅(SOI)衬底取代。主要讨论SOI器件中栅氧化层完整性(GOI)的相关问题,并针对SOI器件设计专用的栅氧可靠性测试结构。由于体硅与SOI的差异导致GOI的性能也有较大差异,在同样工艺... 详细信息

为获得更高性能晶体管,传统的体硅衬底材料逐渐被绝缘体上硅(SOI)衬底取代。主要讨论SOI器件中栅氧化层完整性(GOI)的相关问题,并针对SOI器件设计专用的栅氧可靠性测试结构。由于体硅与SOI的差异导致GOI的性能也有较大差异,在同样工艺条件下SOI器件GOI特性表现更差。经大量实验数据验证,给出了较好的解决方案,通过多晶硅栅刻蚀后的修复工艺优化,在不影响器件特性前提下提升了GOI性能。

关键词：晶体管栅氧化层完整性可靠性测试结构工艺改善

来源：评论

学校读者我要写书评

暂无评论

PAD裂纹导致PDP产品失效机理的研究

引用

电力电子技术 2013年第12期47卷 19-20,29页

作者：刘小红陈倩张爱军曹玉文无锡华润上华科技有限公司江苏无锡214000

等离子体显示板(PDP)作为目前市场上主流的平板显示器,具有显示效果好、寿命长、视角广、响应快等优点。某一种高压PDP行扫描驱动功率集成芯片在某制造厂家工艺开发阶段遇到了低良率及高温运行寿命测试(HTOL)可靠性失效问题。对其进行... 详细信息

等离子体显示板(PDP)作为目前市场上主流的平板显示器,具有显示效果好、寿命长、视角广、响应快等优点。某一种高压PDP行扫描驱动功率集成芯片在某制造厂家工艺开发阶段遇到了低良率及高温运行寿命测试(HTOL)可靠性失效问题。对其进行失效分析,发现失效是中测(CP)测试导致平板电脑(PAD)裂纹造成;而失效根源与PAD结构的设计、CP测试和制造工艺的匹配性、工艺的进一步优化都直接相关。

关键词：等离子体显示板裂纹失效分析

来源：评论

学校读者我要写书评

暂无评论

LDMOS热载流子注入效应安全工作区的研究

引用

电力电子技术 2013年第12期47卷 11-12,18页

作者：马书嫏王少荣张爱军华润上华科技有限公司江苏无锡214061

安全工作区(SOA)是MOSFET器件设计中的一个关键参数。传统CMOS在衬底电流-栅极电压曲线上只出现一个衬底电流峰值,该峰值可直接反映出热载流子注入(HCI)效应最强的位置,因此可以容易地给出其SOA;而对于横向双扩散MOSFET(LDMOS)器件,由于... 详细信息

安全工作区(SOA)是MOSFET器件设计中的一个关键参数。传统CMOS在衬底电流-栅极电压曲线上只出现一个衬底电流峰值,该峰值可直接反映出热载流子注入(HCI)效应最强的位置,因此可以容易地给出其SOA;而对于横向双扩散MOSFET(LDMOS)器件,由于Kirk效应的发生,造成其衬底电流峰值不明显,此时的衬底电流已经不能再完全反映HCI效应的强弱,单纯使用Hu模式或衬底电流模式对SOA测试和分析都不合适。针对发生严重Kirk效应的LDMOS,此处提出一套更合理的HCI SOA测试方法,该方法既能节省测试时间,同时准确性又高。

关键词：晶体管安全工作区热载流子注入

来源：评论

学校读者我要写书评

暂无评论

一种新型硅片电学测试图形的失效分析方法

引用

半导体技术 2016年第10期41卷 794-799页

作者：洪海燕徐立周浩徐海涛无锡华润上华科技有限公司江苏无锡214028

针对一种新型的多压点复杂硅片电学测试(WET)结构,采用键合技术结合光束导致电阻变化(OBIRCH)缺陷隔离设备,定位芯片异常结构。之后利用扫描电子显微镜(SEM)对平面剥层后的样品进行表面观察,再利用聚焦离子束(FIB)切割仪和透射电子显微... 详细信息

针对一种新型的多压点复杂硅片电学测试(WET)结构,采用键合技术结合光束导致电阻变化(OBIRCH)缺陷隔离设备,定位芯片异常结构。之后利用扫描电子显微镜(SEM)对平面剥层后的样品进行表面观察,再利用聚焦离子束(FIB)切割仪和透射电子显微镜(TEM)对芯片做进一步的剖面结构物理分析,进而确定导致芯片性能异常的原因。通过手工键合把需要加相同测试条件的金属压点连接在印刷电路板(PCB)或引线框架的同一个电极上,以减少电性能测量时实际所需连接的金属压点的数目,成功确定了特征尺寸为0.11μm的逻辑电路失效产品的两个WET参数失效的根本原因。

关键词：手动键合硅片电学测试(WET) 失效分析缺陷隔离特征尺寸

来源：评论

学校读者我要写书评

暂无评论

电感耦合等离子体串联质谱法测定半导体级磷酸中15种痕量杂质元素

引用

理化检验（化学分册） 2022年第7期58卷 787-790页

作者：王金成王沿方周浩李晓丽贾逸豪无锡华润上华科技有限公司无锡214000

半导体级磷酸是电子行业使用的一种超高纯化学试剂,广泛应用于超大规模集成电路、薄膜液晶显示器等微电子工业,主要用于硅晶片中氮化硅膜、镀金属膜和铝硅合金膜的湿法清洗和蚀刻[1-2]。在硅晶片的蚀刻过程中,磷酸中痕量杂质元素对电子... 详细信息

半导体级磷酸是电子行业使用的一种超高纯化学试剂,广泛应用于超大规模集成电路、薄膜液晶显示器等微电子工业,主要用于硅晶片中氮化硅膜、镀金属膜和铝硅合金膜的湿法清洗和蚀刻[1-2]。在硅晶片的蚀刻过程中,磷酸中痕量杂质元素对电子元器件的成品率、电性能及可靠性有很大影响。不同的杂质污染会导致半导体器件的缺陷,如碱金属与碱土金属(钠、钾、钙、镁等)污染可导致器件的击穿电压降低;过渡金属与重金属(铁、铬、镍、铜、金、锰、铅等).

关键词：痕量杂质元素金属膜过渡金属微电子工业硅晶片液晶显示器超大规模集成电路氮化硅膜

来源：评论

学校读者我要写书评

暂无评论

具有分段P型埋层的Triple-RESURF LDMOS

引用

微电子学 2023年第1期53卷 134-138页

作者：何乃龙许杰王浩赵景川王婷朱文明张森无锡华润上华科技有限公司江苏无锡214061

提出了一种具有分段P型埋层的Triple-RESURF LDMOS(SETR LDMOS)。该结构将传统Triple-RESURF LDMOS(TR LDMOS)中均匀掺杂的P埋层漏端一侧做分段处理,使漂移区中P型杂质从源端到漏端呈现出近似阶梯掺杂的分布。这种优化能够平衡漏端底部... 详细信息

提出了一种具有分段P型埋层的Triple-RESURF LDMOS(SETR LDMOS)。该结构将传统Triple-RESURF LDMOS(TR LDMOS)中均匀掺杂的P埋层漏端一侧做分段处理,使漂移区中P型杂质从源端到漏端呈现出近似阶梯掺杂的分布。这种优化能够平衡漏端底部剧烈的衬底辅助耗尽效应,提升器件的耐压性能;同时,器件正向导通状态下,对电流的传输路径也没有形成阻碍,能够维持较低的比导通电阻。流片结果表明,在漂移区长度均为65μm的情况下,SETR LDMOS的击穿电压能达到813 V,比传统TR LDMOS的击穿电压高51 V,且比导通电阻维持在7.3Ω·mm^(2)。

关键词： P型埋层 LDMOS 击穿电压比导通电阻

来源：评论

学校读者我要写书评

暂无评论

MEMS压力传感器工艺可靠性测试评价

引用

电子器件 2017年第6期40卷 1359-1363页

作者：马婷婷马书鯼张爱军华润上华科技有限公司江苏无锡214061

随着MEMS技术的飞速发展,可靠性问题逐渐成为MEMS器件在军事和商业中应用的重要阻碍。结合器件的工作环境,分别从高温、高温高湿、温度冲击、过电压、压力过载、温湿循环等环境负载方面探讨硅压阻式MEMS压力传感器的工艺可靠性问题。试... 详细信息

随着MEMS技术的飞速发展,可靠性问题逐渐成为MEMS器件在军事和商业中应用的重要阻碍。结合器件的工作环境,分别从高温、高温高湿、温度冲击、过电压、压力过载、温湿循环等环境负载方面探讨硅压阻式MEMS压力传感器的工艺可靠性问题。试验结果表明,环境负载后,圆片级器件特性参数基本无变化,而封装级器件特性参数有不同程度的漂移。参照工厂制定的工艺标准(<10%),封装级器件测试数据可以有效监控MEM产品的工艺质量。

关键词： MEMS 传感器可靠性环境负载

来源：评论

学校读者我要写书评

暂无评论

一种基于BSIM4的屏蔽栅沟槽MOSFET紧凑型模型

引用

物理学报 2020年第17期69卷 201-212页

作者：江逸洵乔明高文明何小东冯骏波张森张波电子科技大学电子薄膜与集成器件国家重点实验室成都610054 无锡华润上华科技有限公司无锡214028

提出了一种基于BSIM4的屏蔽栅沟槽MOSFET紧凑型模型.在直流模型中使用两端电势建立JFET区等效电阻模型,并引入电子扩散区等效电阻,解决了因忽视JFET区源端电势导致的电流存在误差的问题.在电容模型中,漏源电容模型在BSIM4的基础上添加... 详细信息

提出了一种基于BSIM4的屏蔽栅沟槽MOSFET紧凑型模型.在直流模型中使用两端电势建立JFET区等效电阻模型,并引入电子扩散区等效电阻,解决了因忽视JFET区源端电势导致的电流存在误差的问题.在电容模型中,漏源电容模型在BSIM4的基础上添加了屏蔽栅-漏等效电容模型,栅漏电容模型将栅漏偏置电压修改为栅极同栅-漂移区重叠区末端节点的电势差.使用泊松方程求解该节点电势,并引入栅氧厚度因子k1、屏蔽栅氧化层厚度因子k2、等效栅-漂移区重叠长度Lovequ和等效屏蔽栅长LSHequ对栅和屏蔽栅的结构进行等效,以简化泊松方程的计算并确保该节点电势曲线的光滑性.使用Verilog-A编写模型程序,搭建实验平台测试屏蔽栅沟槽MOSFET的直流特性、电容特性和开关特性,模型仿真结果与测试数据有较好的拟合,验证了所建模型的有效性.

关键词：屏蔽栅沟槽MOSFET 紧凑型模型 BSIM4 Verilog-A

来源：评论

学校读者我要写书评

暂无评论

绝缘体上硅功率半导体单芯片集成技术

引用

电子学报 2023年第2期51卷 514-526页

作者：张龙刘斯扬孙伟锋马杰盘成务何乃龙张森苏巍东南大学国家ASIC工程研究中心江苏南京210096 华润上华科技有限公司江苏无锡214061

利用单芯片集成技术制造的智能功率芯片具有体积小、寄生小、损耗低等方面的优势,其技术难度远高于传统的多芯片、单封装形式的智能功率模块.本文首先介绍了单片智能功率芯片的架构与技术需求;然后,探讨了绝缘体上硅功率半导体单芯片集... 详细信息

利用单芯片集成技术制造的智能功率芯片具有体积小、寄生小、损耗低等方面的优势,其技术难度远高于传统的多芯片、单封装形式的智能功率模块.本文首先介绍了单片智能功率芯片的架构与技术需求;然后,探讨了绝缘体上硅功率半导体单芯片集成的工艺流程和器件类型;接着,总结了高压横向IGBT器件技术、续流二极管器件技术、LDMOS器件技术的特征和效果;此外,还讨论了单片智能功率芯片的相关可靠性问题,包括高压互连线效应和低温雪崩不稳定.本课题组在功率半导体集成型器件的电流能力、关断速度、短路承受能力、反向恢复峰值电流、安全工作区、高压互连线屏蔽、低温可靠性等关键特性优化或可靠性提升方面进行了自主创新,构建了基于绝缘体上硅的功率半导体单芯片集成技术,并成功研制了单片智能功率芯片.

关键词：功率半导体绝缘体上硅单片集成功率集成电路功率器件

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：