检索结果-内蒙古大学图书馆

计算机辅助设计与图形学学报 2012年第8期24卷 1020-1026页

作者：卢章疑杨帆曾璇复旦大学专用集成电路与系统国家重点实验室上海201203

针对集成电路设计阶段的重要步骤之一——热分析中的稳态分析问题,将多线程并行计算技术和目前最先进的空间自适应多重网格方法相结合,提出一种基于多核并行空间自适应多重网格的热分析方法.根据CPU的核数对芯片进行区域划分,并根据划... 详细信息

针对集成电路设计阶段的重要步骤之一——热分析中的稳态分析问题,将多线程并行计算技术和目前最先进的空间自适应多重网格方法相结合,提出一种基于多核并行空间自适应多重网格的热分析方法.根据CPU的核数对芯片进行区域划分,并根据划分情况构造适用于块Jacobi迭代的分块热导矩阵,每一个划分区域对应一个矩阵子块.对全局的稳态热分析问题采用块Jacobi迭代法,每一次块Jacobi迭代需要并行地计算每个子块方程组,每个子块方程组的计算采用空间自适应多重网格方法;用八叉森林数据结构记录每个子块的网格层次信息,为多重网格计算提供不同网格层次下的热导矩阵.实验结果表明,文中方法在保证稳态热分析精度的前提下,在32核CPU上可以达到近似线性的理想加速比,能够有效地应用于集成电路设计流程,提高热分析效率.

关键词：集成电路热分析多核并行多重网格

来源：评论

学校读者我要写书评

暂无评论

增益可控CMOS低噪声放大器

引用

固体电子学研究与进展 2007年第2期27卷 207-212页

作者：胡嘉盛李巍任俊彦复旦大学专用集成电路与系统国家重点实验室上海201203

设计了采用SMIC0.18μm RF CMOS工艺的共源共栅NMOS结构的增益可变的差动式低噪声放大器。在考虑了ESD保护pad和封装寄生效应后,着重对低噪声放大器的输入阻抗匹配、增益以及共源共栅级联结构下的噪声系数、线性度等进行了一系列分析,... 详细信息

设计了采用SMIC0.18μm RF CMOS工艺的共源共栅NMOS结构的增益可变的差动式低噪声放大器。在考虑了ESD保护pad和封装寄生效应后,着重对低噪声放大器的输入阻抗匹配、增益以及共源共栅级联结构下的噪声系数、线性度等进行了一系列分析,并提出了优化措施。芯片测试结果表明:在1.56GHz中心频率下,-3dB带宽约为150MHz,输出最大电压增益为27dB,此时噪声系数NF约为2.33dB,IIP3约为4.0dBm,可变增益范围为7dB。在3.3V电源电压下消耗电流8.2mA。此设计方法可以应用到诸如GSM、GPS等无线接收机系统中。

关键词：互补金属氧化物半导体射频集成电路低噪声放大器可变增益控制

来源：评论

学校读者我要写书评

暂无评论

TN-LCD的数字信号驱动方法

引用

固体电子学研究与进展 2008年第2期28卷 264-270页

作者：包旭鹤曾晓洋复旦大学专用集成电路与系统国家重点实验室上海200433

提出了用数字信号取代多电平信号驱动TN-LCD的方法,利用数字信号相位差和占空比的不同,实现行(COMMON)和列(SEGMENT)信号电压差均方根值差异而达到显示图形的效果。文中首先构造了数字单行扫描模式,但其对显示对比度影响较大;进而借鉴... 详细信息

提出了用数字信号取代多电平信号驱动TN-LCD的方法,利用数字信号相位差和占空比的不同,实现行(COMMON)和列(SEGMENT)信号电压差均方根值差异而达到显示图形的效果。文中首先构造了数字单行扫描模式,但其对显示对比度影响较大;进而借鉴了多路寻址液晶驱动的原理,构造出数字两行扫描模式改善了显示对比度;最后得到的数字两行扫描模式的TN-LCD驱动方法具有无静态功耗、驱动能力强、成本低、实现灵活等优点。低于16行LCD应用条件下其显示对比度已接近传统方法。通过FPGA和流片试验,结果证明此方法是可实现的。实际观察到的显示对比度和静态工作电流已达到预期目标。

关键词：液晶驱动显示扭曲向列阵型多路寻址均方根静态功耗显示对比度

来源：评论

学校读者我要写书评

暂无评论

基于布通率的FPGA装箱算法

引用

计算机辅助设计与图形学学报 2007年第1期19卷 108-113页

作者：胡云王伶俐唐璞山童家榕复旦大学专用集成电路与系统国家重点实验室上海201203

提出一种基于FPGA布通率的装箱算法.选择连接因子最小的节点作为种子节点;采用基于布通率的启发式函数来选择最合适的逻辑单元(LE)装箱到可配置逻辑单元(CLB)内部.可以同时减少装箱后CLB之间的线网数和CLB引脚的外部使用率,从而减少布... 详细信息

提出一种基于FPGA布通率的装箱算法.选择连接因子最小的节点作为种子节点;采用基于布通率的启发式函数来选择最合适的逻辑单元(LE)装箱到可配置逻辑单元(CLB)内部.可以同时减少装箱后CLB之间的线网数和CLB引脚的外部使用率,从而减少布线所需的通道数.该算法和已有算法相比较,线网数和布线通道数都减少约30%.算法的时间复杂度仍然是线性的.

关键词：现场可编程逻辑门阵列布通率装箱

来源：评论

学校读者我要写书评

暂无评论

JPEG2000中小波滤波器的定点分析及其VLSI实现

引用

固体电子学研究与进展 2004年第4期24卷 466-471,504页

作者：朱珂华林周晓方章倩苓复旦大学专用集成电路与系统国家重点实验室上海200433

对JPEG2 0 0 0中推荐的 5 /3整数滤波器和 9/7实数滤波器进行了硬件实现时所需要的有限精度分析 ;确定了小波变换过程中各个参数的最佳数据宽度 ,还确定了整个变换系统的数据通路的数据宽度。基于lifting的小波变换的特点结合嵌入式延... 详细信息

对JPEG2 0 0 0中推荐的 5 /3整数滤波器和 9/7实数滤波器进行了硬件实现时所需要的有限精度分析 ;确定了小波变换过程中各个参数的最佳数据宽度 ,还确定了整个变换系统的数据通路的数据宽度。基于lifting的小波变换的特点结合嵌入式延拓算法提出了两种小波变换———折叠结构和长流水线结构 ;对两种结构进行了分析比较。最后 ,对折叠结构和相关的其它结构在所需存储单元的数量、存储单元的访问次数、处理能力以及功耗等方面进行了分析比较 ,可以看出文中提出的结构在性能上有明显优点。

关键词： JPEG2000 小波变换有限精度分析嵌入式延拓

来源：评论

学校读者我要写书评

暂无评论

一种新型的高速时钟数据恢复电路的设计和验证

引用

固体电子学研究与进展 2007年第4期27卷 529-534页

作者：叶国敬孙曼郭淦洪志良复旦大学专用集成电路与系统国家重点实验室上海200433

针对高速(Gbit/s)串行数据通信应用,提出了一种混合结构的高速时钟数据恢复电路。该电路结构结合鉴频器和半速率二进制鉴相器,实现了频率锁定环路和相位恢复环路的同时工作。和传统的双环路结构相比,在功耗和面积可比拟的前提下,该结构... 详细信息

针对高速(Gbit/s)串行数据通信应用,提出了一种混合结构的高速时钟数据恢复电路。该电路结构结合鉴频器和半速率二进制鉴相器,实现了频率锁定环路和相位恢复环路的同时工作。和传统的双环路结构相比,在功耗和面积可比拟的前提下,该结构系统的复杂度低、响应速度快。电路采用1.8 V,0.18μm CMOS工艺流片验证,测试结果显示在2 Gbit/s伪随机数序列输入情况下,电路能正确恢复出时钟和数据。芯片面积约0.5 mm^2,时钟数据恢复部分功耗为53.6 mW,输出驱动电路功耗约64.5 mW,恢复出的时钟抖动峰峰值为45 ps,均方根抖动为9.636 ps。

关键词：模拟集成电路时钟数据恢复鉴频器半速非归零码

来源：评论

学校读者我要写书评

暂无评论

深亚微米Sigma-Delta ADC设计方法研究

引用

固体电子学研究与进展 2007年第1期27卷 63-68页

作者：詹陈长王勇周晓方闵昊周电复旦大学专用集成电路与系统国家重点实验室上海201203

通过一个0.18μm CMOS工艺、低功耗Sigma-Delta ADC调制器(SDM)部分的设计研究,提出了一种深亚微米下混合信号处理系统的设计方法,论述了从系统级行为验证到电路级验证的设计流程,与传统流程相比,在行为级验证中采用了SIMULINK建模方法... 详细信息

通过一个0.18μm CMOS工艺、低功耗Sigma-Delta ADC调制器(SDM)部分的设计研究,提出了一种深亚微米下混合信号处理系统的设计方法,论述了从系统级行为验证到电路级验证的设计流程,与传统流程相比,在行为级验证中采用了SIMULINK建模方法,在电路级的验证中,提出了从宏模型验证到晶体管级细电路验证这样一种新颖的设计方案,其中所提出的宏模型以6.5%的仿真时间获得97.5%的仿真精度,晶体管级电路以此指标设计,确保其一次验证通过,提高了系统设计效率。

关键词：深亚微米 Sigma—Delta 模数转换器混合信号宏模型设计方法

来源：评论

学校读者我要写书评

暂无评论

用于蓝牙芯片的高斯滤波移频键控。

引用

固体电子学研究与进展 2006年第3期26卷 325-329,353页

作者：沈维伦杨雨佳王方林洪志良复旦大学专用集成电路与系统国家重点实验室上海200433

介绍了一种用于蓝牙芯片的高斯滤波移频键控的设计和测试结果。整个电路由高斯滤波器和移频键控调制器两个模块组成,使用直接数字频率综合(DDFS)技术实现,。设计中采用合理的编码和压缩技术,大大减小了存储输出信号波形的内存的规模。... 详细信息

介绍了一种用于蓝牙芯片的高斯滤波移频键控的设计和测试结果。整个电路由高斯滤波器和移频键控调制器两个模块组成,使用直接数字频率综合(DDFS)技术实现,。设计中采用合理的编码和压缩技术,大大减小了存储输出信号波形的内存的规模。流片采用0.35μmCharter双层多晶四层金属工艺,仿真和测试结果表明电路能够正确实现基带数字信号的调制。整个电路的芯片面积为1mm×0.3mm,电源电压为3.3V,功耗为8.53mW。

关键词：高斯滤波器移频键控直接数字频率综合内存压缩

来源：评论

学校读者我要写书评

暂无评论

基于方程建立和小波配置的模拟电路自动建模

引用

计算机辅助设计与图形学学报 2006年第4期18卷 519-524页

作者：戴伟刚陶俊刘刚曾璇复旦大学专用集成电路与系统国家重点实验室上海200433

提出一种模拟电路行为级自动建模的方法·通过构建节点代数方程确定系统结构描述,利用小波配置方法建立所有基本单元的行为级描述,最终建立系统行为级模型,并据此开发了自动建模软件·所建模型面向模拟电路硬件描述语言的工业... 详细信息

提出一种模拟电路行为级自动建模的方法·通过构建节点代数方程确定系统结构描述,利用小波配置方法建立所有基本单元的行为级描述,最终建立系统行为级模型,并据此开发了自动建模软件·所建模型面向模拟电路硬件描述语言的工业标准形式,在保证较高精度的同时,在仿真速度上与晶体管级描述相比具有明显的优势·

关键词：模拟电路行为级模型电路方程建立自动建模小波配置方法

来源：评论

学校读者我要写书评

暂无评论

基于MOSFET PDE模型的射频电路周期稳态分析

引用

固体电子学研究与进展 2004年第1期24卷 38-43页

作者：来金梅武新宇孙承绶任俊彦章倩苓 Omar Wing 复旦大学专用集成电路与系统国家重点实验室上海200433

研究了基于 MOSFET PDE模型的射频电路周期稳态分析有效算法 :通过恰当的系统解耦、松弛迭代和边值问题求解等方法避免了复杂的 PDE周期稳态分析 ,较好地解决了基于 MOSFET PDE模型的射频电路周期稳态分析的计算效率问题。采用该算法仿... 详细信息

研究了基于 MOSFET PDE模型的射频电路周期稳态分析有效算法 :通过恰当的系统解耦、松弛迭代和边值问题求解等方法避免了复杂的 PDE周期稳态分析 ,较好地解决了基于 MOSFET PDE模型的射频电路周期稳态分析的计算效率问题。采用该算法仿真典型的 C类功率放大器得到电流波形和工业界公认标准器件仿真器 MEDICI瞬态模拟得到电流波形比较 ,显示出很好的一致性。

关键词： MOSFET PDE 射频电路周期稳态分析电流波形

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：