检索结果-内蒙古大学图书馆

固体电子学研究与进展 2011年第5期31卷 522-526页

作者：乔丽萍靳钊西安电子科技大学微电子学院教育部宽禁带半导体材料与器件重点实验室西安710071 西藏民族学院信息工程学院陕西咸阳712082 长安大学信息工程学院西安710064

提出了一种适用于ISO/IEC 18000-6C标准的无源RFID(射频识别)应答器的改进电荷泵。该设计基于导通角的概念分析能量转化效率。整个结构包含主电荷泵和偏置电路,通过二极管连接的MOS管抑制负载来提升偏置电压,并调节偏置电压有效抑制反... 详细信息

提出了一种适用于ISO/IEC 18000-6C标准的无源RFID(射频识别)应答器的改进电荷泵。该设计基于导通角的概念分析能量转化效率。整个结构包含主电荷泵和偏置电路,通过二极管连接的MOS管抑制负载来提升偏置电压,并调节偏置电压有效抑制反向漏电流,消除了传统电荷泵中的阈值损失。该电荷泵采用0.35μm CMOS工艺流片,实测结果表明,在距离读写器4.2 m处,负载电阻100 kΩ情况下,电荷泵输出可以达到1.5 V,能量转换效率最高可达26.2%,满足RFID系统设计要求。

关键词：射频识别电荷泵导通角能量转换效率

来源：评论

学校读者我要写书评

暂无评论

界面陷阱对高κ栅MOS器件C-V特性影响的定量研究

引用

新型工业化 2011年第12期 91-96页

作者：刘红侠刘世宏西安电子科技大学微电子学院，宽禁带半导体材料与器件教育部重点实验室，西安710071 西安电子科技大学微电子学院，宽禁带半导体材料与器件教育部重点实验室，西安710071

本文研究了界面陷阱对MOS器件栅电容C-V特性的影响。分别计算了几种不同的缺陷类型和不同分布形式界面陷阱作用下的栅电容 C-V 特性。研究结果表明，受主界面陷阱和中性电子界面陷阱导致MOS器件的平带电压向右移动，而施主界面陷阱和中... 详细信息

本文研究了界面陷阱对MOS器件栅电容C-V特性的影响。分别计算了几种不同的缺陷类型和不同分布形式界面陷阱作用下的栅电容 C-V 特性。研究结果表明，受主界面陷阱和中性电子界面陷阱导致MOS器件的平带电压向右移动，而施主界面陷阱和中性空穴界面陷阱会导致平带电压左移;能量分布在禁带中央的界面陷阱比靠近导带或价带的界面陷阱对C-V曲线的影响大。上述研究结果对定量研究不同类型的界面陷阱对高κ栅MOS器件电特性的影响有重要意义。

关键词： MOS器件界面陷阱高κ栅 C-V特性

来源：评论

学校读者我要写书评

暂无评论

Si基Ge沟道pMOSFET阈值电压模型

Si基Ge沟道pMOSFET阈值电压模型

引用

第十七届全国半导体集成电路、硅材料学术会议

作者：李志戴显英查冬王晓晨王琳付毅初宁静杨程郑若川西安电子科技大学微电子学院宽禁带半导体材料与器件教育部重点实验室西安 710071

在综合考虑短沟道效应和漏致势垒降低效应的基础上，通过求解泊松方程，建立了小尺寸Si基Ge沟道pMOSFET阈值电压模型，其模型计算值与实验结果吻合。模拟分析表明，当Ge沟道长度小于200mm时，阈值电压受沟道长度、虚拟衬底Ge组份、衬底... 详细信息

在综合考虑短沟道效应和漏致势垒降低效应的基础上，通过求解泊松方程，建立了小尺寸Si基Ge沟道pMOSFET阈值电压模型，其模型计算值与实验结果吻合。模拟分析表明，当Ge沟道长度小于200mm时，阈值电压受沟道长度、虚拟衬底Ge组份、衬底掺杂浓度、栅氧化层厚度等因素的影响较大;而对于500衄以上的沟道长度，可忽略短沟道效应和漏致势垒降低效应对阈值电压的影响。

关键词：金属-氧化物-半导体场效应管短沟道效应阈值电压锗沟道漏致势垒降低效应

来源：评论

学校读者我要写书评

暂无评论

应变Ge价带色散模型研究

应变Ge价带色散模型研究

引用

第十七届全国半导体集成电路、硅材料学术会议

作者：戴显英宁静付毅初王宗伟宋建军张鹤呜郝跃王琳王晓晨查冬李志西安电子科技大学微电子学院宽禁带半导体材料与器件教育部重点实验室西安 710071

基于kp微扰理论，通过引入应变哈密顿微扰项，推导建立了双轴应变Ge(100)价带色散关系模型。模型适于任意晶向弛豫Si1-xGex虚衬底上的应变Ge，通过该模型可获得任意K方向应变Ge的价带结构和空穴有效质量。

关键词：半导体材料应变锗价带结构 kp微扰理论色散关系模型

来源：评论

学校读者我要写书评

暂无评论

SiGe RPCVD流体动力学模拟

SiGe RPCVD流体动力学模拟

引用

第十七届全国半导体集成电路、硅材料学术会议

作者：戴显英竹毅初邵晨峰吉瑶郭静静宁静郝跃张鹤鸣王晓晨李志王琳查冬西安电子科技大学微电子学院宽禁带半导体材料与器件教育部重点实验室西安 710071

基于商用RPCVD设备结构参数，建立了RPCVD反应室结构模型;基于反应室模型，计算了雷诺数Re，确定了RPCVD的流体模型;采用FLUENT软件，模拟了RPCVD反应室的温度场、密度场、速度场，并确定了工艺优化参数。

关键词：锗硅异质结材料减压化学汽相淀积计算流体动力学模拟仿真工艺优化

来源：评论

学校读者我要写书评

暂无评论

晶圆级单轴应变SOI研究

晶圆级单轴应变SOI研究

引用

第十七届全国半导体集成电路、硅材料学术会议

作者：戴显英付毅初杨程郑若川王琳张鹤鸣郝跃王宗伟宁静王晓晨查冬李志西安电子科技大学微电子学院宽禁带半导体材料与器件教育部重点实验室西安 710071

将4英寸SOI片在自制的弧形弯曲台上进行机械弯曲，弯曲的硅片在250℃下退火20h，得到了单轴张应变的SOI样品。弯曲半径为0.75m的应变SOI样品的拉曼频移为520.3cm-1，相对于体硅，其拉曼频移差为-0.3cm-1，高于文献报道的0.23cm-1.

关键词：集成电路单轴应变弹塑性力学绝缘层上硅技术

来源：评论

学校读者我要写书评

暂无评论

应变Si NMODFET中δ掺杂层的优化

应变Si NMODFET中δ掺杂层的优化

引用

第十七届全国半导体集成电路、硅材料学术会议

作者：舒斌张鹤鸣宣荣喜胡辉勇宋建军王斌周春宇朱峰西安电子科技大学微电子学院宽禁带半导体材料与器件教育部重点实验室西安 710071

利用二维器件模拟器MEDICI，模拟分析了6掺杂层的杂质分布与应变Si NMODFET电学特性的关系。结果表明，在掺杂剂量一定的情况下，对于均匀分布，漏电流随δ掺杂层厚度的减小而增大，亚阈特性基本保持不变;对于高斯分布，δ掺杂层峰值浓... 详细信息

利用二维器件模拟器MEDICI，模拟分析了6掺杂层的杂质分布与应变Si NMODFET电学特性的关系。结果表明，在掺杂剂量一定的情况下，对于均匀分布，漏电流随δ掺杂层厚度的减小而增大，亚阈特性基本保持不变;对于高斯分布，δ掺杂层峰值浓度越大，器件的亚阈特性越差，饱和漏电流越大;在δ掺杂层的掺杂剂量和厚度一定的情况下，均匀分布要好于高斯分布。

关键词：场效应晶体管应变硅 δ掺杂层电学特性均匀分布

来源：评论

学校读者我要写书评

暂无评论

氮化物MOCVD反应室流场的仿真与分析

引用

人工晶体学报 2010年第1期39卷 226-231页

作者：李志明郝跃张进成许晟瑞毕志伟周小伟西安电子科技大学微电子学院宽禁带半导体材料与器件教育部重点实验室西安710071

在立式MOCVD反应室中,通过对生长氮化镓(GaN)薄膜材料的仿真,发现衬底表面反应物三甲基镓物质的量的浓度分布与实际生长的GaN薄膜的厚度分布一致,同时,仿真结果表明,薄膜的厚度分布与反应室内涡旋的分布相关。通过分析涡旋产生的原因,... 详细信息

在立式MOCVD反应室中,通过对生长氮化镓(GaN)薄膜材料的仿真,发现衬底表面反应物三甲基镓物质的量的浓度分布与实际生长的GaN薄膜的厚度分布一致,同时,仿真结果表明,薄膜的厚度分布与反应室内涡旋的分布相关。通过分析涡旋产生的原因,对反应条件和反应室的几何条件作了进一步优化,发现在较低的反应室压强、较低的壁面温度和较大的气体入口半径条件下,能使涡旋明显减小,提高薄膜生长的均匀性。

关键词： GaN生长 MOCVD 数值仿真

来源：评论

学校读者我要写书评

暂无评论

XRD法计算4H-SiC外延单晶中的位错密度

引用

光谱学与光谱分析 2010年第7期30卷 1995-1997页

作者：贾仁需张玉明张义门郭辉西安电子科技大学微电子学院宽禁带半导体材料与器件教育部重点实验室陕西西安710071

对用X射线衍射法计算4H-SiC外延中的位错密度方法进行了理论和实验研究。材料中的位错密度大于106cm-2会给材料位错密度的测试会带来一定的困难。首先从理论上分析了位错密度对X射线衍射结果的影响,得出位错密度和峰宽FWHM展宽的关系。... 详细信息

对用X射线衍射法计算4H-SiC外延中的位错密度方法进行了理论和实验研究。材料中的位错密度大于106cm-2会给材料位错密度的测试会带来一定的困难。首先从理论上分析了位错密度对X射线衍射结果的影响,得出位错密度和峰宽FWHM展宽的关系。然后对4H-SiC样品进行了X射线三轴晶ω-2θ测试,采用不同晶面衍射峰,计算出样品的位错密度。分析了外延中位错产生的原因,并提出了相应的解决办法。

关键词： 4H-SiC 同质外延生长 X射线衍射位错密度

来源：评论

学校读者我要写书评

暂无评论

源、漏到栅距离对次亚微米ggNMOS ESD保护电路鲁棒性的影响

引用

物理学报 2010年第11期59卷 8063-8070页

作者：张冰柴常春杨银堂西安电子科技大学微电子学院宽禁带半导体材料与器件教育部重点实验室西安710071

基于对静电放电(electrostatic discharge,ESD)应力下高电压、大电流特性的研究,本文通过优化晶格自加热漂移-扩散模型和热力学模型,并应用优化模型建立了全新的0.6μm CSMC6S06DPDM-CT02CMOS工艺下栅接地NMOS(gate grounded NMOS,ggNMO... 详细信息

基于对静电放电(electrostatic discharge,ESD)应力下高电压、大电流特性的研究,本文通过优化晶格自加热漂移-扩散模型和热力学模型,并应用优化模型建立了全新的0.6μm CSMC6S06DPDM-CT02CMOS工艺下栅接地NMOS(gate grounded NMOS,ggNMOS)ESD保护电路3D模型,对所建模型中漏接触孔到栅距离(drain contact togate spacing,DCGS)与源接触孔到栅距离(source contact to gate spacing,SCGS)对保护电路鲁棒性指标--开启电压、击穿电压、自热峰值等参数的影响进行了系统研究.仿真结果表明,DCGS和SCGS的改变对保护电路的开启电压和热平衡没有影响,而DCGS比起SCGS对保护电路的击穿电压和器件的自热峰值敏感度更高,但持续增大DCGS和SCGS并不能单调提升保护电路的击穿电压值以及降低器件的自热峰值,因此不宜单一通过增大DCGS和SCGS的方式来改善ESD保护电路的鲁棒性.仿真结果与0.5μm和0.6μm CMOS工艺流片的传输线脉冲(transmission line pulse,TLP)测试结果对比显示,本文建立模型的仿真结果较好地反映了保护电路在ESD条件下的电、热特性趋势,其结论与测试结果符合.本文的研究结果为次亚微米ggNMOS ESD保护电路版图设计中的参数选取提供了依据.

关键词：栅接地NMOS 静电放电漏接触孔到栅的距离源接触孔到栅的距离

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：