检索结果-内蒙古大学图书馆

电子与信息学报 2011年第4期33卷 945-950页

作者：刘毅钟广德杨银堂西安电子科技大学微电子学院西安710071 宽禁带半导体材料与器件教育部重点实验室西安710071

深亚微米片上总线的功耗、布线面积约束和线间串扰是限制总线数据吞吐率的关键因素,为此该文提出一种自适应时空编码方法以降低总线的串扰延迟和功耗。该方法首先采用空间编码将总线分割为两个子总线,从而减小了恶性串扰发生几率;然后... 详细信息

深亚微米片上总线的功耗、布线面积约束和线间串扰是限制总线数据吞吐率的关键因素,为此该文提出一种自适应时空编码方法以降低总线的串扰延迟和功耗。该方法首先采用空间编码将总线分割为两个子总线,从而减小了恶性串扰发生几率;然后通过恶性串扰判决器分别判断子总线的原码数据及反码数据是否存在恶性串扰：对于任意子总线的原码数据与反码数据均存在恶性串扰的情况,传送屏蔽字;否则,选取无恶性串扰且动态功耗小的总线数据形式并传送。采用SPEC标准数据源对算法进行了评估,该方法在消除恶性串扰的同时使总线数据吞吐率提高了62.59%~81.62%,功耗比同类方法降低14.63%~54.67%,对于32位数据总线,仅需7根冗余线,在动态功耗、布线资源和性能方面获得了有效的优化。

关键词：总线编码时空编码串扰延迟吞吐率低功耗

来源：评论

学校读者我要写书评

暂无评论

基于MOCVD生长的N极性与Ga极性GaN材料穿透位错的对比性研究

基于MOCVD生长的N极性与Ga极性GaN材料穿透位错的对比性研究

引用

第十七届全国化合物半导体材料微波器件和光电器件学术会议

作者： Hao Zhou 周昊 Jincheng Zhang 张进成 Fanna Meng 孟凡娜 Zhiyu Lin 林志宇 Yue Hao 郝跃 National Key Discipline Laboratory of Wide Band-Gap Semiconductor Materials and Devices School of Mi 西安电子科技大学微电子学院宽禁带半导体材料与器件国家重点学科实验室西安 710071

本文通过结合透射电子显微镜,高分辨率X射线衍射仪和原子力显微镜等表征检测手段,对于在蓝宝石衬底上,采用高温AlN成核层MOCVD异质外延生长的N极性和Ga极性GaN进行了对比研究。发现,Ga极性材料中的穿透位错随着厚度的增加有明显的弯折,... 详细信息

本文通过结合透射电子显微镜,高分辨率X射线衍射仪和原子力显微镜等表征检测手段,对于在蓝宝石衬底上,采用高温AlN成核层MOCVD异质外延生长的N极性和Ga极性GaN进行了对比研究。发现,Ga极性材料中的穿透位错随着厚度的增加有明显的弯折,合并成环和湮灭现象,而N极性材料中,大部分穿透位错并没有明显地随着外延层厚度的增加而产生合并,弯折和湮灭,而是向上延伸。并且,N极性材料的AIN成核层与GaN外延层之间界面处并未产生如Ga极性材料中AlN与GaN界面间那样高的位错密度。结合原子力显微镜的结果,对这些现象提出了可能的解释,认为不同于通常Ga极性GaN的由三维生长逐渐转变为二维的生长模式,N极性材料在生长初期就遵循一种二维的生长模式,再加上N极性GaN生长过程中大量的螺旋式生长,所以造成了两者的位锚密度差异较大。

关键词：氮化镓材料穿透位错生长模式金属有机化学气相沉积

来源：评论

学校读者我要写书评

暂无评论

退火对非故意掺杂4H-SiC外延材料386nm和388nm发射峰的影响

引用

物理学报 2011年第1期60卷 541-544页

作者：程萍张玉明张义门西安电子科技大学微电子学院宽禁带半导体材料与器件教育部重点实验室西安710071

10K条件下,采用光致发光(PL)技术研究了不同退火处理后非故意掺杂4H-SiC外延材料的低温PL特性.结果发现,在370—400nm范围内出现了三个发射峰,能量较高的峰约为3.26eV,与4H-SiC材料的室温禁带宽度相当.波长约为386nm和388nm的两个发射... 详细信息

10K条件下,采用光致发光(PL)技术研究了不同退火处理后非故意掺杂4H-SiC外延材料的低温PL特性.结果发现,在370—400nm范围内出现了三个发射峰,能量较高的峰约为3.26eV,与4H-SiC材料的室温禁带宽度相当.波长约为386nm和388nm的两个发射峰分别位于～3.21eV和～3.19eV,与材料中的N杂质有关.当退火时间为30min时,随退火温度的升高,386nm和388nm两个发射峰的PL强度先增加后减小,且退火温度为1573K时,两个发射峰的PL强度均达到最大.退火温度为1573K时,随着退火时间的延长,PL结果与30min退火的变化趋势一致.相同的退火条件下,386nm和388nm两个发射峰的低温PL结果与材料中本征缺陷的PL结果一致,是它们微扰势相互作用的结果.

关键词：光致发光退火处理能级 4H-SiC

来源：评论

学校读者我要写书评

暂无评论

应变Si/Si1-xGex n型金属氧化物半导体场效应晶体管反型层中的电子迁移率模型

引用

物理学报 2011年第1期60卷 565-569页

作者：李斌刘红侠袁博李劲卢凤铭西安电子科技大学微电子学院宽禁带半导体材料与器件教育部重点实验室西安710071

为了描述生长在弛豫Si1-xGex层上应变Sin型金属氧化物半导体场效应晶体管(nMOSFETs)反型层中电子迁移率的增强机理,提出了一种新型的、基于物理的电子迁移率模型.该模型不仅能够反映声学声子散射迁移率、表面粗糙度散射迁移率与垂直于... 详细信息

为了描述生长在弛豫Si1-xGex层上应变Sin型金属氧化物半导体场效应晶体管(nMOSFETs)反型层中电子迁移率的增强机理,提出了一种新型的、基于物理的电子迁移率模型.该模型不仅能够反映声学声子散射迁移率、表面粗糙度散射迁移率与垂直于半导体-绝缘体界面的电场强度之间的依赖关系,而且也能解释不同的锗组分对两种散射机理的抑制情况从而引起电子迁移率增强的机理.该模型数学表达式简单,可以模拟任意锗组分下的迁移率.通过数值分析验证得出,该模型与已报道的实验数据结果相符合.同时该模型能够被嵌入到ISE模拟器中,获得与原模拟器内置模型相一致的结果.

关键词：应变Si/SiGe 电子迁移率反型层模型

来源：评论

学校读者我要写书评

暂无评论

一种峰值电流控制模式的大功率DC-DC转换器芯片设计

引用

西安电子科技大学学报 2011年第2期38卷 135-140页

作者：刘帘曦杨银堂朱樟明西安电子科技大学微电子学院陕西西安710071 西安电子科技大学宽禁带半导体材料与器件教育部重点实验室陕西西安710071

基于CSMC 0.5μm BCD(Bipolar-CMOS-DMOS)工艺设计了一种降压型大功率DC/DC转换器电路.采用峰值电流控制的电流模技术和斜坡补偿技术,有效提高了转换器的瞬态响应速度和系统环路稳定性.芯片内部集成了导通电阻小于0.18Ω的功率MOSFET,... 详细信息

基于CSMC 0.5μm BCD(Bipolar-CMOS-DMOS)工艺设计了一种降压型大功率DC/DC转换器电路.采用峰值电流控制的电流模技术和斜坡补偿技术,有效提高了转换器的瞬态响应速度和系统环路稳定性.芯片内部集成了导通电阻小于0.18Ω的功率MOSFET,可输出大于3.0 A的连续电流.仿真和测试结果表明,在输入电压为4.7 V至24 V的条件下,芯片内部振荡频率为400 kHz,输出功率可达10 W,平均转换效率可达85%以上.整个芯片面积小于1.6 mm×1.3 mm,可广泛用于分布式电源系统中.

关键词： BCD工艺降压型峰值电流控制瞬态响应

来源：评论

学校读者我要写书评

暂无评论

一种数字集成电路链状频繁子电路提取算法(英文)

引用

计算物理 2011年第1期28卷 138-144页

作者：潘伟涛谢元斌郝跃西安电子科技大学ISN国家重点实验室陕西西安710071 西安电子科技大学微电子学院宽禁带半导体材料与器件教育部重点实验室陕西西安710071

基于数据挖掘思想,提出一种链状结构模板的规律性提取算法,解决集成电路规律性提取算法复杂度过高的问题.通过对边权值进行编码,将复杂子电路的同构搜索转化为边权值序列的匹配问题.模板扩展过程利用剪枝策略删除非频繁子电路,提高了规... 详细信息

基于数据挖掘思想,提出一种链状结构模板的规律性提取算法,解决集成电路规律性提取算法复杂度过高的问题.通过对边权值进行编码,将复杂子电路的同构搜索转化为边权值序列的匹配问题.模板扩展过程利用剪枝策略删除非频繁子电路,提高了规律性提取效率.将模板的产生与子电路的同构搜索过程合并,简化规律性提取流程.解决大规模集成电路中规则性提取复杂度过高的问题.结果表明,算法比SPOG与TREE算法更能充分提取电路的规律性,得到较好的电路覆盖.

关键词：规律性提取频繁子电路数据挖掘规则性系数

来源：评论

学校读者我要写书评

暂无评论

场板抑制GaN高电子迁移率晶体管电流崩塌的机理研究

引用

物理学报 2011年第1期60卷 586-591页

作者：毛维杨翠郝跃张进成刘红侠马晓华王冲张金风杨林安许晟瑞毕志伟周洲杨凌王昊西安电子科技大学微电子学院宽禁带半导体材料与器件教育部重点实验室西安710071 西安电子科技大学技术物理学院西安710071

通过实验和数值器件仿真研究了钝化GaN高电子迁移率晶体管(HEMTs)、栅场板GaNHEMTs和栅源双层场板GaNHEMTs电流崩塌现象的物理机理,建立了电流崩塌强度与帽层中载流子浓度、陷阱电离率和电场的内在联系.研究结果表明,场板可以有效调制... 详细信息

通过实验和数值器件仿真研究了钝化GaN高电子迁移率晶体管(HEMTs)、栅场板GaNHEMTs和栅源双层场板GaNHEMTs电流崩塌现象的物理机理,建立了电流崩塌强度与帽层中载流子浓度、陷阱电离率和电场的内在联系.研究结果表明,场板可以有效调制帽层中横向和纵向电场的强度分布,并可有效调制纵向电场的方向,减弱栅极附近电场强度,增加场板下方电场强度,这会减弱栅极附近自由电子的横向运动,增强场板下方自由电子的纵向运动,进而可以有效调制帽层中自由电子浓度的分布,提高陷阱的电离率,减小器件的电流崩塌.

关键词：电流崩塌钝化器件场板器件陷阱电离率

来源：评论

学校读者我要写书评

暂无评论

小尺寸应变Si金属氧化物半导体场效应晶体管栅隧穿电流预测模型

引用

物理学报 2011年第2期60卷 631-637页

作者：吴铁峰张鹤鸣王冠宇胡辉勇西安电子科技大学微电子学院宽禁带半导体材料与器件重点实验室西安710071 佳木斯大学信息电子技术学院佳木斯154007

小尺寸金属氧化物半导体场效应晶体管(MOSFET)器件由于具有超薄的氧化层、关态栅隧穿漏电流的存在严重地影响了器件的性能,应变硅MOSFET器件也存在同样的问题.为了说明漏电流对新型应变硅器件性能的影响,文中利用积分方法从准二维表面... 详细信息

小尺寸金属氧化物半导体场效应晶体管(MOSFET)器件由于具有超薄的氧化层、关态栅隧穿漏电流的存在严重地影响了器件的性能,应变硅MOSFET器件也存在同样的问题.为了说明漏电流对新型应变硅器件性能的影响,文中利用积分方法从准二维表面势分析开始,提出了小尺寸应变硅MOSFET栅隧穿电流的理论预测模型,并在此基础上使用二维器件仿真软件ISE进行了仔细的比对研究,定量分析了在不同栅压、栅氧化层厚度下MOSFET器件的性能.仿真结果很好地与理论分析相符合,为超大规模集成电路的设计提供了有价值的参考.

关键词：应变硅准二维表面势栅隧穿电流预测模型

来源：评论

学校读者我要写书评

暂无评论

负栅压偏置下AlGaN/GaN HEMTs的器件退化机制

负栅压偏置下AlGaN/GaN HEMTs的器件退化机制

引用

第十七届全国化合物半导体材料微波器件和光电器件学术会议

作者： Chen Weiwei 陈伟伟 Hou Bin 侯斌 Zhu Jiejie 祝杰杰 Li Weijun 李卫军 Zhang Huilong 张会龙 Ma Xiaohua 马晓华 School of Technical Physics Xidian University Xi'an 710071 China 西安电子科技大学技术物理学院西安710071 School of Technical Physics Xidian University Xi'an 710071 China Key Lab of Ministry of Educatio 西安电子科技大学技术物理学院西安710071 西安电子科技大学微电子学院宽禁带半导体材料与器件教育部重点实验室西安710071

通过对器件在Vds=OV条件下进行阶跃电应力测试,研究AlGaN/GaN高电子迁移率晶体管(HEMTs)在负棚压偏置条件下的退化机制。测试结果显示,当超过某一临界应力电压时,AlGaN/GaN HEMTs特性开始显著退化。该实验结果与逆压电极化效应引起晶格... 详细信息

通过对器件在Vds=OV条件下进行阶跃电应力测试,研究AlGaN/GaN高电子迁移率晶体管(HEMTs)在负棚压偏置条件下的退化机制。测试结果显示,当超过某一临界应力电压时,AlGaN/GaN HEMTs特性开始显著退化。该实验结果与逆压电极化效应引起晶格缺陷形成,从而导致器件特性退化的理论相符合。阶跃电应力测试结束后,对退化的器件进行特性表征,并将测试结果与器件施加应力之前的特性进行对比。分析表明,逆压电极化效应形成的陷阱会俘获电子,从而使得器件的沟道载流子浓度降低,饱和漏极电流减小。

关键词：半导体器件高电子迁移率晶体管负栅压偏置退化机制阶跃应力逆压电极化效应

来源：评论

学校读者我要写书评

暂无评论

一种面向片上网络的多时钟路由器设计

引用

西安电子科技大学学报 2011年第2期38卷 146-150页

作者：刘毅杨银堂周东红西安电子科技大学微电子学院陕西西安710071 西安电子科技大学宽禁带半导体材料与器件教育部重点实验室陕西西安710071

路由器是实现片上网络(Network-on-Chip,NoC)的核心组件.针对NoC不同时钟域间通信问题,以双时钟异步FIFO替代一般路由器中的跨时钟域接口电路,提出了一种适用于二维网格拓扑结构NoC的多时钟路由器结构.采用Verilog语言完成相关设计工作,... 详细信息

路由器是实现片上网络(Network-on-Chip,NoC)的核心组件.针对NoC不同时钟域间通信问题,以双时钟异步FIFO替代一般路由器中的跨时钟域接口电路,提出了一种适用于二维网格拓扑结构NoC的多时钟路由器结构.采用Verilog语言完成相关设计工作,FPGA综合结果表明该路由器占用资源少,工作频率可达475.29 MHz,有效提高了数据传输速率.基于SMIC 0.13μm CMOS工艺,对不同深度FIFO的多时钟路由器综合结果进行比较,进一步分析了缓存大小对路由器性能和成本的影响.

关键词：片上网络路由器多时钟

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：