检索结果-内蒙古大学图书馆

航天电子对抗 2008年第3期24卷 62-64页

作者：周志增李东生李军强李逸雷解放军电子工程学院工程实验中心安徽合肥230037

采用自顶向下的设计方法,设计了工作于S波段的带宽为100MHz的雷达接收前端。使用Agilent公司的ADS微波设计软件对系统性能进行了仿真论证。分别设计了低噪声放大器、混频器、中频放大器模块,仿真结果均达到要求。前端仿真结果:增益大于7... 详细信息

采用自顶向下的设计方法,设计了工作于S波段的带宽为100MHz的雷达接收前端。使用Agilent公司的ADS微波设计软件对系统性能进行了仿真论证。分别设计了低噪声放大器、混频器、中频放大器模块,仿真结果均达到要求。前端仿真结果:增益大于75dB,噪声系数小于3dB,镜像抑制度为60dB,灵敏度为-90dBm,动态范围为50dB。

关键词：射频前端低噪声放大器混频器中频放大器噪声系数增益

来源：评论

学校读者我要写书评

暂无评论

0.35um CMOS工艺GPS接收机前端低噪声放大器的设计

0.35um CMOS工艺GPS接收机前端低噪声放大器的设计

引用

2005年“数字安徽”博士科技论坛

作者：王昌林李东生解放军电子工程学院工程实验中心

利用TSMC 0.35um CMOS工艺参数,设计了可应用于GPS接收机的低噪声放大器(LNA),电路采用单端共源共栅结构,用SmartSpice对电路进行分析优化,仿真结果表明,噪声系数为1.43dB,增益高于20dB。

关键词： GPS 集成电路低噪声放大器

来源：评论

学校读者我要写书评

暂无评论

基于IP核的可编程系统芯片(SOPC)设计方法

基于IP核的可编程系统芯片(SOPC)设计方法

引用

2005年“数字安徽”博士科技论坛

作者：马涛李东生解放军电子工程学院工程实验中心

可编程片上系统设计是一个崭新的嵌入式系统设计技术。本文在阐述SOPC基本特征与IP核概念的基础上,介绍了Altera公司的Nios软核处理器并给出了利用QuartusII中集成的SOPCBuilder开发工具进行SOPC设计的方法及实例。

关键词： SOPC IP核 FPGA

来源：评论

学校读者我要写书评

暂无评论

一种数控振荡器(NCO)的FPGA实现新方法

一种数控振荡器(NCO)的FPGA实现新方法

引用

2005年“数字安徽”博士科技论坛

作者：马涛李东生解放军电子工程学院工程实验中心

本文介绍了采用系统工具DSP Builder实现数字下变频器中数控振荡器的设计方法,并在Stratix(EP1S25F780C5)的FPGA上予以实现,系统的最高时钟频率可达到233.54MHz,输出波形满足设计要求。

关键词：数字下变频直接频率合成 FPGA

来源：评论

学校读者我要写书评

暂无评论

单芯片可重构数字接收机的研究

单芯片可重构数字接收机的研究

引用

2005年“数字安徽”博士科技论坛

作者：马涛李东生解放军电子工程学院工程实验中心

本文从系统的小型化和可重构性出发,介绍了可编程系统芯片(SOPC)技术。给出了单芯片可重构数字接收机的实现方案,利用系统工具DSP Builder给出了QPSK解调功能模块的FPGA仿真与硬件验证。

关键词：数字接收机 SOPC FPGA

来源：评论

学校读者我要写书评

暂无评论

System View中嵌入自定义控件的实现

引用

系统仿真学报 2003年第9期15卷 1222-1223页

作者：王俊林李东生王勇解放军电子工程学院电子技术实验中心合肥230037 合肥工业大学合肥230009

在工程设计中,采用先进的仿真工具对系统进行建模和仿真,逐步成为一个必不可少的环节。该文在分析SystemView特点和控件的基础上,介绍了在Windows 98 操作环境下采用Visual C++ 6.0 的动态链接库设计SystemView仿真工具中自定义控件的方... 详细信息

在工程设计中,采用先进的仿真工具对系统进行建模和仿真,逐步成为一个必不可少的环节。该文在分析SystemView特点和控件的基础上,介绍了在Windows 98 操作环境下采用Visual C++ 6.0 的动态链接库设计SystemView仿真工具中自定义控件的方法,建立了卫星移动信道仿真模型,对RS编码的2DPSK信号在该模型中进行了计算机仿真,得到了仿真结果。

关键词：系统仿真 SystemView 自定义控件信道模型

来源：评论

学校读者我要写书评

暂无评论

一种数控振荡器(NCO)的FPGA实现新方法

一种数控振荡器(NCO)的FPGA实现新方法

引用

2005年“数字安徽”博士科技论坛

作者：马涛李东生解放军电子工程学院工程实验中心合肥 230037

本文介绍了采用系统工具DSP Builder实现数字下变频器中数控振荡器的设计方法，并在Stratix(EPIS25F780C5)的FPGA上予以实现，系统的最高时钟频率可达到233.54MHz，输出波形满足设计要求.

关键词：数字下变频直接频率合成数控振荡器

来源：评论