检索结果-内蒙古大学图书馆

计算机应用与软件 2016年第3期33卷 14-17,30页

作者：吴小东裴颂文上海理工大学计算机科学与工程系上海200093 中国科学院计算技术研究所计算机体系结构国家重点实验室北京100190

随着Web应用技术的快速发展及浏览器和平台数量的不断增长,跨浏览器的不兼容性问题显得越来越突出。尽管现有的浏览器不兼容性测试工具较多,但是大多数的测试工具是手工测试,耗时过长,容易出错,而且国内对于跨浏览器不兼容性的自动化测... 详细信息

随着Web应用技术的快速发展及浏览器和平台数量的不断增长,跨浏览器的不兼容性问题显得越来越突出。尽管现有的浏览器不兼容性测试工具较多,但是大多数的测试工具是手工测试,耗时过长,容易出错,而且国内对于跨浏览器不兼容性的自动化测试问题缺乏系统性研究。因此基于爬虫工具生成应用程序的导航模型,以及等价性检查技术和自动化测试系统(ATS)提出一种检测跨浏览器不兼容性问题的方法,并结合已有的测试工具进行比较。实验结果表明,该方法能够有效地自动识别和测试跨浏览器不兼容性问题。

关键词：跨浏览器不兼容性爬虫工具导航模型等价性检查自动化测试系统

来源：评论

学校读者我要写书评

暂无评论

一种缓解多线程访存干扰的VRB内存机制

引用

计算机研究与发展 2015年第11期52卷 2577-2588页

作者：高珂范东睿刘志勇计算机体系结构国家重点实验室(中国科学院计算技术研究所) 北京100190 中国科学院大学北京100049 北京市移动计算和新型终端重点实验室(中国科学院计算技术研究所) 北京100190

目前处理器通过持续增加核数和同时执行的线程数来提高系统性能.但是,增加共享内存的处理器核数和线程数会使得存储器中的行缓存(row-buffer,RB)命中率下降,造成存储器访问功耗增加和访存延迟增加.设计并开发了一种细粒度的victim row-b... 详细信息

目前处理器通过持续增加核数和同时执行的线程数来提高系统性能.但是,增加共享内存的处理器核数和线程数会使得存储器中的行缓存(row-buffer,RB)命中率下降,造成存储器访问功耗增加和访存延迟增加.设计并开发了一种细粒度的victim row-buffer(VRB)内存机制系统来解决此问题.VRB机制提供附加的行缓存(VRB),暂时缓存由于行缓存(RB)冲突而从行缓存(RB)逐出的数据,以备后续可能的访问.这种机制缓解了多线程冲突,增加了DRAM中行缓存数据的重用率,避免了不必要的内存数据阵列的访问、行激活和预充电、数据传输等电路动作,可以通过少量的硬件代价提高内存系统的性能,并节约系统的功耗消耗.通过时序精确的全系统模拟器实验,对比8核的Intel Xeon处理器,所提出的VRB机制可以达到最高17.6%(平均8.7%)的系统级吞吐率改善、最高142.9%(平均51.4%)的行缓存命中率改善以及最高17.6%(平均9.2%)的系统功耗改善.

关键词： DRAM结构设计行缓存功耗消耗多线程 VRB机制

来源：评论

学校读者我要写书评

暂无评论

多核系统共享内存资源分配和管理研究

引用

计算机学报 2015年第5期38卷 1020-1034页

作者：高珂陈荔城范东睿刘志勇中国科学院计算技术研究所计算机体系结构国家重点实验室北京100190 中国科学院大学北京100049 中国科学院计算技术研究所移动计算与新型终端北京市重点实验室北京100190

对于共享内存资源的多核系统来说,分配和管理有限的内存资源是一个非常重要且具有挑战性的问题.随着处理器核数的快速增长,不同线程间的访存请求对系统中共享内存的竞争也愈发激烈,由此导致的对系统性能和系统公平性的影响也更加显著.... 详细信息

对于共享内存资源的多核系统来说,分配和管理有限的内存资源是一个非常重要且具有挑战性的问题.随着处理器核数的快速增长,不同线程间的访存请求对系统中共享内存的竞争也愈发激烈,由此导致的对系统性能和系统公平性的影响也更加显著.为了缓解这一问题,除了增加可用共享资源外,公平高效地管理和利用共享内存资源至关重要.在各类共享资源中,对系统性能影响最大的是共享Cache和DRAM.文中将这两级共享内存资源的分配和管理研究归结为三个重要方面,包括共享缓存分区、访存请求调度以及地址映射优化,并从优化系统吞吐率和公平性方面分析总结了一系列共享缓存分区策略,从缓解多线程对DRAM的竞争和相互干扰方面分析概括了一系列访存调度算法和地址映射策略.最后对共享内存资源未来的研究和发展做了总结和展望.

关键词：多核系统共享缓存缓存分区动态随机存储器访存调度地址映射

来源：评论

学校读者我要写书评

暂无评论

一种多线程程序内存系统模拟器Trace驱动仿真方法

引用

计算机研究与发展 2015年第6期52卷 1266-1277页

作者：朱鹏飞卢天越陈明宇计算机体系结构国家重点实验室(中国科学院计算技术研究所) 北京100190 中国科学院大学北京100049 中国科学院计算技术研究所先进计算机系统研究中心北京100190

伴随大数据计算时代的到来,片上多核处理器为提高多线程程序服务器吞吐率发挥巨大作用,同时其内存系统的访问延迟越来越影响系统性能.目前,路径驱动(trace-driven)仿真方法比执行驱动(execution-driven)运行速度快,被内存系统研究者广... 详细信息

伴随大数据计算时代的到来,片上多核处理器为提高多线程程序服务器吞吐率发挥巨大作用,同时其内存系统的访问延迟越来越影响系统性能.目前,路径驱动(trace-driven)仿真方法比执行驱动(execution-driven)运行速度快,被内存系统研究者广泛采用.但是路径驱动在仿真并发线程时,会同时导致宏观和微观的访存错位.而实际多线程程序运行过程中,不会发生这种访存错位行为.通过理论分析和计算,访存错位引起路径驱动的仿真结果存在明显偏差.针对上述问题,提出了一种方法来避免路径驱动仿真发生宏观和微观访存错位,精确回放采集阶段的多线程程序行为.实验数据显示,在避免宏观访存trace错位后,多线程程序的多个仿真指标出现最高10.22%的变化;对于部分访存密集型的多线程程序,避免微观访存trace错位可以使算数平均IPC出现大于50%的变化.为研究交互线程的内存系统行为提供一种更加准确的路径驱动方法.

关键词：路径驱动仿真精确度内存系统多线程程序 trace采集回放

来源：评论

学校读者我要写书评

暂无评论

MACT:高通量众核处理器离散访存请求批量处理机制

引用

计算机研究与发展 2015年第6期52卷 1254-1265页

作者：李文明叶笑春王达郑方李宏亮林晗范东睿孙凝晖计算机体系结构国家重点实验室(中国科学院计算技术研究所) 北京100190 中国科学院大学计算机与控制学院北京100049 数学工程与先进计算国家重点实验室江苏无锡214125 中国科学技术大学计算机科学与技术学院合肥230022

网络服务等新型高通量应用的迅速兴起给传统处理器设计带来了巨大的挑战.高通量众核处理器作为面向此类应用的新型处理器结构成为研究热点.然而,随着片上处理核数量的剧增,加之高通量应用的数据密集型特点,"存储墙"问题进一... 详细信息

网络服务等新型高通量应用的迅速兴起给传统处理器设计带来了巨大的挑战.高通量众核处理器作为面向此类应用的新型处理器结构成为研究热点.然而,随着片上处理核数量的剧增,加之高通量应用的数据密集型特点,"存储墙"问题进一步加剧.通过分析高通量应用访存行为,发现此类应用存在着大量的细粒度访存,降低了访存带宽的有效利用率.基于此分析,在高通量处理器设计中通过添加访存请求收集表(memory access collection table,MACT)硬件机制,结合消息式内存机制,用于收集离散的访存请求并进行批量处理.MACT硬件机制的实现,提高了访存带宽的有效利用率,同时也提高了执行效率;并通过时间窗口机制,确保访存请求在最晚期限之前发送出去,保证任务的实时性.实验以典型高通量应用WordCount,TeraSort,Search为基准测试程序.添加MACT硬件机制后,访存数量减少约49%,访存带宽提高约24%,平均执行速度提高约89%.

关键词：高通量处理器访存请求收集表时间窗口机制高速缓冲存储器便签式存储器

来源：评论

学校读者我要写书评

暂无评论

二进制翻译系统中信号处理机制的研究

引用

高技术通讯 2015年第6期25卷 543-551页

作者：远翔武成岗王振江中国科学院计算技术研究所计算机体系结构国家重点实验室北京100190 中国科学院大学北京100190

考虑到用户级二进制翻译(BT)系统需要支持在应用程序特别是多线程程序中广泛使用的信号机制,研究了用户级BT系统中的信号处理问题。详细分析了BT系统在处理信号时存在的各种问题,在此基础上设计了一种新的BT系统执行框架,用以降低用户... 详细信息

考虑到用户级二进制翻译(BT)系统需要支持在应用程序特别是多线程程序中广泛使用的信号机制,研究了用户级BT系统中的信号处理问题。详细分析了BT系统在处理信号时存在的各种问题,在此基础上设计了一种新的BT系统执行框架,用以降低用户级BT系统由于同时处理自己的信号和访客程序的信号造成的信号处理复杂度;提出了BT系统的信号隔离机制,用以避免BT系统处理信号时出现信号丢失和死锁问题,有效提高信号处理的健壮性。该机制的性能和有效性已通过测试试验得到验证。

关键词：用户级二进制翻译(BT) 信号处理多线程框架信号隔离

来源：评论

学校读者我要写书评

暂无评论

数据触发的基本块间弹性控制电路综合方法

引用

高技术通讯 2015年第1期25卷 46-53页

作者：黄元杰陈云霁吴承勇中国科学院计算机体系结构国家重点实验室北京100190 中国科学院计算技术研究所北京100190 中国科学院大学北京100049

研究了面向弹性粗粒度可重构阵列(CGRA)的高级语言综合方法,针对现有方法由于采用逐个执行基本块的方式限制了循环代码性能的问题,提出了一种在内层循环基本块间局部地采用数据触发的新型控制方式。这一新的综合方式在保证正确性的同时... 详细信息

研究了面向弹性粗粒度可重构阵列(CGRA)的高级语言综合方法,针对现有方法由于采用逐个执行基本块的方式限制了循环代码性能的问题,提出了一种在内层循环基本块间局部地采用数据触发的新型控制方式。这一新的综合方式在保证正确性的同时可缩短循环迭代间隔。实验表明,该方法平均只需引入25.4%的面积开销即可缩减50%的执行时间,并在5/6的测试程序上节约了执行能耗。

关键词：可重构处理器弹性电路动态调度数据流控制

来源：评论

学校读者我要写书评

暂无评论

BDSim:面向大数据应用的组件化高可配并行模拟框架

引用

计算机学报 2015年第10期38卷 1959-1975页

作者：李文明叶笑春张洋宋风龙王达唐士斌范东睿谢向辉中国科学院计算技术研究所计算机体系结构国家重点实验室北京100190 中国科学院大学北京100049 华为技术有限公司中央研究院北京100085 高效能服务器和存储技术国家重点实验室北京100085 数学工程与先进计算国家重点实验室江苏无锡214125

大规模并行模拟是研究大数据体系结构的重要方法,对大数据应用及众核体系结构的发展有着不可替代的推动作用.然而,目前的模拟技术不能满足大数据体系结构研究的需求,主要体现在模拟速度慢、配置过程复杂以及可扩展性差等方面.为了解决... 详细信息

大规模并行模拟是研究大数据体系结构的重要方法,对大数据应用及众核体系结构的发展有着不可替代的推动作用.然而,目前的模拟技术不能满足大数据体系结构研究的需求,主要体现在模拟速度慢、配置过程复杂以及可扩展性差等方面.为了解决此问题,评估面向大数据应用的高通量众核体系结构的性能与功耗,该文提出了面向大数据应用的并行模拟框架——BDSim.该框架基于组件化思想,将功能组件与框架服务单元组成并行功能单元,并可根据负载情况,自由配置组件与框架服务单元之间的映射关系.为了提高组件之间的通信和同步效率,该文提出了一种非阻塞无锁通信优化方法,和一种CMB保守同步算法的优化算法——NMTRT-CMB同步算法.模拟不同并发规模的基于2D-Mesh网络的众核系统的实验结果表明,与基于锁的并行通信方法相比,框架采用的非阻塞无锁通信优化方法可以提高并行模拟速度约10%,该算法与CMB同步算法相比,NMTRT-CMB同步算法可以减少空消息数量达90%以上.

关键词：组件化并行模拟框架并行离散事件模拟非阻塞无锁通信 CMB算法高可配大数据

来源：评论

学校读者我要写书评

暂无评论

一种无目录的共享高速缓存一致性协议

引用

高技术通讯 2015年第5期25卷 445-452页

作者：刘道福陈天石郭琦计算机体系结构国家重点实验室北京100190 中国科学院计算技术研究所北京100190 中国科学院研究生院北京100049

针对使用目录记录各共享缓存块在各核心的私有备份信息的多核和众核并行系统共享高速缓存一致性协议因使用目录造成性能下降的问题进行了研究。研究发现,实际应用的多核和众核系统可以不存储共享缓存块的共享信息,因为多核和众核系统大... 详细信息

针对使用目录记录各共享缓存块在各核心的私有备份信息的多核和众核并行系统共享高速缓存一致性协议因使用目录造成性能下降的问题进行了研究。研究发现,实际应用的多核和众核系统可以不存储共享缓存块的共享信息,因为多核和众核系统大都采用弱一致性协议,根据这种协议,某个核心的写操作不需要立即被其他核心观察到,可以延迟到下一个同步点观察到。基于这一发现,提出了一种不用记录共享信息的无目录的(DirectoryLess)共享高速缓存(Shared cache)一致性协议,简称DLS协议。该协议通过在同步点对不确定是否被其他核心更改的缓存块主动无效的方法,在不需要存储共享信息的目录的情况下来保证多核系统符合弱一致性。用并行程序测试集SPLASH-2对一个16核处理器进行了试验,试验结果表明,相比基于目录的MESI协议,DLS不仅可以完全消除目录及其电路面积,而且可平均提高11.08%的程序性能,减少28.83%的片上网络通讯,以及减少15.65%的功耗。而这一切,只需要改变处理器的设计,并不需要改变编程语言和编译器,因此,该协议无需更改或重新编译即可以兼容现有的代码。

关键词：存储一致性高速缓存一致性协议多核/众核系统弱一致性

来源：评论

学校读者我要写书评

暂无评论

采用关键路径漏电流变化分析的集成电路老化预测方法

引用

计算机辅助设计与图形学学报 2015年第2期27卷 371-378页

作者：邱吉冰韩银和靳松李晓维中国科学院计算技术研究所计算机体系结构国家重点实验室北京100190 中国科学院大学北京100049 北京计算机技术及应用研究所研发中心北京100854 华北电力大学电气与电子工程学院保定071003

为了应对集成电路老化对电子系统可靠性带来的威胁,提出一种应用关键路径漏电流变化进行负偏置温度不稳定性老化预测的方法.首先用被测芯片在一组测量向量敏化下的漏电流变化构成一个方程组,通过解方程组得到关键路径门电路的漏电流变化... 详细信息

为了应对集成电路老化对电子系统可靠性带来的威胁,提出一种应用关键路径漏电流变化进行负偏置温度不稳定性老化预测的方法.首先用被测芯片在一组测量向量敏化下的漏电流变化构成一个方程组,通过解方程组得到关键路径门电路的漏电流变化;然后通过漏电流变化与时延变化的关联模型,将漏电流变化转换得到门电路延迟变化;最后通过关键路径延迟变化来预测电路老化.对实验电路的仿真结果表明,该方法可用来预测负偏置温度不稳定性引起的电路老化,并且可通过增加测量时间来避免工艺偏差对预测精度的影响.

关键词：负偏置温度不稳定性漏电流老化工艺偏差

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：