检索结果-内蒙古大学图书馆

2014全国高性能计算学术年会

作者：李士刚张云泉贾海鹏袁良计算机体系结构国家重点实验室中国科学院计算技术研究所北京 100190

非规则应用的任务并行化是高性能计算领域研究的热点.本文面向多核集群架构,对最流行的并行编程模型MPI进行扩展,使其有效支持非规则任务并行.主要研究内容及创新包括:在共享内存上对MPI单边通信进行优化,消除了额外内存拷贝开销;基于... 详细信息

非规则应用的任务并行化是高性能计算领域研究的热点.本文面向多核集群架构,对最流行的并行编程模型MPI进行扩展,使其有效支持非规则任务并行.主要研究内容及创新包括:在共享内存上对MPI单边通信进行优化,消除了额外内存拷贝开销;基于优化后的单边通信,实现了对等模式的分布式任务队列;提出了一种基于抽样分析的自适应任务粒度优化策略,防止细粒度任务的生成及粗粒度任务过早串行化;采用一种新式的异步工作窃取机制以平衡负载,有效地隐藏了工作窃取时的通信开销通过对BOTS任务并行基准测试程序的实验分析表明,相对于最新任务并行模型HotSLAW,MPI扩展任务并行具有明显性能提升.

关键词：高性能计算多点接口任务并行扩展多核集群架构

来源：评论

学校读者我要写书评

暂无评论

基于HPI的DSP SEFI检测方案

基于HPI的DSP SEFI检测方案

引用

第八届全国测试学术会议

作者：孙健杨恩山胡瑜李晓维计算机体系结构国家重点实验室中国科学院计算技术研究所北京100190 中国科学院大学北京100190 计算机体系结构国家重点实验室中国科学院计算技术研究所北京100190

数字信号处理芯片(DSP)广泛用于空间电子系统,而空间辐射造成的单粒子效应(SEE)一直是影响DSP可靠性的重要因素.随着工艺尺寸减小,SEE对DSP可靠性的影响更加显著.单粒子功能中断(SEFI)是一种少有发生可是一旦发生就会造成系统功能中断的... 详细信息

数字信号处理芯片(DSP)广泛用于空间电子系统,而空间辐射造成的单粒子效应(SEE)一直是影响DSP可靠性的重要因素.随着工艺尺寸减小,SEE对DSP可靠性的影响更加显著.单粒子功能中断(SEFI)是一种少有发生可是一旦发生就会造成系统功能中断的SEE.提出了利用外围模块对DSP SEFI进行故障检测的机制.由可编程逻辑门阵列(FPGA)作为外围模块,利用DSP的HPI接口,监控DSP的运行状态并进行SEFI检测.此方案的核心流程是:(1)FPGA主动向DSP发送非可屏蔽中断(NMI)信号,(2)DSP响应中断并向"状态映射区"更新运行时状态信息,(3)FPGA通过HPI读取DSP状态信息并对比"程序特征表"判断DSP是否正常.该方案能有效检测DSP的SEFI故障并能覆盖DSP的其他故障,同时对DSP可用性造成较小影响.

关键词：数字信号处理芯片单粒子功能中断故障检测流程设计

来源：评论

学校读者我要写书评

暂无评论

基于OpenCL的Viola-Jones人脸检测算法优化研究

基于OpenCL的Viola-Jones人脸检测算法优化研究

引用

2014全国高性能计算学术年会

作者：贾海鹏张云泉袁良李士刚中国科学院计算技术研究所计算机体系结构国家重点实验室北京 100084

Viola-Jones人脸检测算法的GPU实现版本,存在线程间负载不均衡的非规则特性.如果仅使用传统优化方法,人脸检测算法难以在GPU计算平台上达到较高性能.本文通过kernel合并、粗粒度并行、Persistent Thread、线程与任务动态映射、本地队列... 详细信息

Viola-Jones人脸检测算法的GPU实现版本,存在线程间负载不均衡的非规则特性.如果仅使用传统优化方法,人脸检测算法难以在GPU计算平台上达到较高性能.本文通过kernel合并、粗粒度并行、Persistent Thread、线程与任务动态映射、本地队列等优化方法的应用,突破了负载不均衡非规则特性导致的性能瓶颈,大幅提高了人脸检测算法在GPU计算平台上的性能.实验结果表明,与OpenCV2.4中高度优化的CPU版本在Intel Xeon X5550 CPU上的性能相比,优化后的算法在AMD HD7970和NVIDIA GTX680两个GPU计算平台上分别达到了11.24～20.27和9.24～17.62倍的加速比,实现了在不同GPU计算平台间的性能移植.

关键词：人脸检测算法优化负载不均衡现象图形处理器

来源：评论

学校读者我要写书评

暂无评论

一款用于多媒体处理的异构多核系统芯片的可测试性设计

一款用于多媒体处理的异构多核系统芯片的可测试性设计

引用

第八届全国测试学术会议

作者：刘辉聪孟海波李华伟邓家超李晓维计算机体系结构国家重点实验室中国科学院计算技术研究所北京100190 中国科学院大学北京100049 计算机体系结构国家重点实验室中国科学院计算技术研究所北京100190

随着集成电路工艺的发展,系统芯片(SoC)集成已成为超大规模集成电路的主流设计方法.SoC设计具有强调自顶向下设计、突出设计重用性、重视低功耗的特点,给集成电路的可测试性设计带来了严峻的挑战.本文针对一款用于多媒体处理的异构多核... 详细信息

随着集成电路工艺的发展,系统芯片(SoC)集成已成为超大规模集成电路的主流设计方法.SoC设计具有强调自顶向下设计、突出设计重用性、重视低功耗的特点,给集成电路的可测试性设计带来了严峻的挑战.本文针对一款用于多媒体处理的异构多核系统芯片DPU-m,提出了一套完整的可测试性设计方案,支持三种工作模式:功能模式、存储器内建自测试模式以及扫描测试模式,并进行了设计实现和评估.针对逻辑电路的可测试性设计,采用自顶向下的模块化设计思想,提出并实现了一种分布式与多路选择器相结合的测试访问机制,实验结果表明,DPU-m逻辑电路单固定型故障的测试覆盖率为98.58％,满足设计方要求;针对实速时延测试的需求,设计并实现了基于片上时钟生成器的时钟控制单元,可在片上支持不同时钟域、六种时钟频率的实速时延测试;针对存储器电路的自测试,设计并实现了串并行结合的存储器内建自测试结构,在最大测试功耗的约束下有效地减少了测试时间;进一步设计了顶层测试结果输出电路,满足了设计方要求的诊断分辨率,若以100MHZ的频率进行测试,测试时间为14ms.

关键词：系统芯片可测试性设计测试访问机制多媒体处理

来源：评论

学校读者我要写书评

暂无评论

面向重布局的SRAM型FPGA片上温度测量方法

面向重布局的SRAM型FPGA片上温度测量方法

引用

第八届全国测试学术会议

作者：陆维娜杨恩山胡瑜李晓维计算机体系结构国家重点实验室中国科学院计算技术研究所北京100190 中国科学院大学北京100190 计算机体系结构国家重点实验室中国科学院计算技术研究所北京100190

SRAM型FPGA具有设计周期短,可动态重构等特点,已在航空航天、金融电信等领域得到广泛应用.但是,随着晶体管工艺尺寸的不断减小,晶体管密度的不断提高,SRAM型FPGA的功耗问题日益突出.本文提出了一种面向重布局的SRAM型FPGA片上温度测量方... 详细信息

SRAM型FPGA具有设计周期短,可动态重构等特点,已在航空航天、金融电信等领域得到广泛应用.但是,随着晶体管工艺尺寸的不断减小,晶体管密度的不断提高,SRAM型FPGA的功耗问题日益突出.本文提出了一种面向重布局的SRAM型FPGA片上温度测量方法,即在片上设计环形振荡器作为温度传感器,将其与开源转商用的设计流程VTR-to-Bitstream产生的原始电路设计相结合,使得在电路运行期间可以实时测量FPGA芯片温度,相比于模拟工具估算方法,实时片上测量方法获得的温度将更为准确.通过开源设计软件,将该温度信息反馈回布局阶段,即可估算得到更加准确的芯片内部时延.在基准测试电路stereovision3上的实验数据表明,所提方法测得的温度与芯片实际运行温度相差1.05℃,误差仅为1.78％,而模拟工具估算的温度与实际相差26℃,其误差高达44.07％,由此说明了片上温度测量方法的准确性和实用性.

关键词：现场可编程门阵列温度测量环形振荡器内部时延

来源：评论

学校读者我要写书评

暂无评论

一种基于最小调试边界的断点自动生成技术

引用

软件学报 2013年第7期24卷 1455-1468页

作者：李丰霍玮陈聪明李龙衷璐洁冯晓兵计算机体系结构国家重点实验室(中国科学院计算技术研究所)

时至今日,调试仍然占据软件开发过程中近70%的时间;以断点的设置和检查为基础的传统交互式调试依旧是实际工作中最常用的错误定位手段.日常调试过程中,断点的选择和调试的效率主要依赖于调试人员自身的经验以及对所调试程序的理解程度.... 详细信息

时至今日,调试仍然占据软件开发过程中近70%的时间;以断点的设置和检查为基础的传统交互式调试依旧是实际工作中最常用的错误定位手段.日常调试过程中,断点的选择和调试的效率主要依赖于调试人员自身的经验以及对所调试程序的理解程度.提出一种基于最小调试边界的断点自动生成方法.最小调试边界描述了一个由程序执行轨迹上一组轨迹点构成的结合.该集合具有对错误传播的阻隔性,以及所对应的程序状态规模最小化的特征.受益于最小调试边界(minimum debugging frontier set,简称MDFS)的错误阻隔性,一旦查明其上的程序状态是否符合设计预期,即可确定错误触发位置与该MDFS在程序执行轨迹上的先后顺序,将错误触发的范围限定在MDFS的一侧.而状态规模的最小化也减轻了用户检查断点处语句实例的开销.为评价断点质量,还制定了一组断点评价标准,用于考量断点与程序失效之间的关联性、断点本身的易判性以及对调试收敛的帮助.实验结果表明,采用该方法生成的断点具有检查开销低、加速调试收敛等优势;采用所提供的断点的调试流程,与基于经典错误定位方法的流程相比,能以更低的人工开销定位更多的错误.

关键词：调试断点最小调试边界错误定位依赖分析

来源：评论

学校读者我要写书评

暂无评论

一种保护买家隐私的网上交易协议设计

引用

信息与电脑（理论版） 2014年第11期 14-16页

作者：吴林蒋东辰西北师范大学计算机科学与工程学院中国科学院计算技术研究所计算机体系结构国家重点实验室

通过分析支付宝交易流程,发现基于该平台的交易方式无法有效保护买家购物的隐私信息。为此,本文提出了一种保护买家隐私的网上购物解决方案。该方案即能有效解决隐私泄露问题,又能解决电子商务中信息监管的问题。最后,还对新交易框架的... 详细信息

通过分析支付宝交易流程,发现基于该平台的交易方式无法有效保护买家购物的隐私信息。为此,本文提出了一种保护买家隐私的网上购物解决方案。该方案即能有效解决隐私泄露问题,又能解决电子商务中信息监管的问题。最后,还对新交易框架的安全协议属性规范进行了分析。

关键词：隐私保护协议设计支付宝隐私信息信息监管第三方支付注册信息收货电子支付信息描述

来源：评论

学校读者我要写书评

暂无评论

多线程共享缓存中冗余路访问消除机制研究

引用

高性能计算技术 2014年第1期 20-24页

作者：范灵俊徐远超唐士斌杜坤王达中国科学院计算技术研究所计算机体系结构国家重点实验室北京 100190 中国科学院大学北京 100049 中国科学院计算技术研究所计算机体系结构国家重点实验室北京 100190 首都师范大学信息工程学院北京 100048 南京邮电大学宽带无线通信技术教育部工程研究中心南京210003 中国科学院计算技术研究所计算机体系结构国家重点实验室北京 100190

近年来,功耗是处理器设计领域的关键问题之一.由于片上缓存占用了越来越多的CPU芯片面积和功耗,本文提出了一种针对多线程共享缓存通过过滤不必要缓存路(Way)访问来降低CPU动态功耗的缓存结构,称为Thread id Cache.通过设置和预先访问Th... 详细信息

近年来,功耗是处理器设计领域的关键问题之一.由于片上缓存占用了越来越多的CPU芯片面积和功耗,本文提出了一种针对多线程共享缓存通过过滤不必要缓存路(Way)访问来降低CPU动态功耗的缓存结构,称为Thread id Cache.通过设置和预先访问Thread id 过滤器(Thread id Filter)来排除每次访问发生时不同线程对组相联缓存同一组(Set)中其它线程私有数据块的访问.本文在128KB 8路Thread id Cache上对传统并行程序和大数据处理并行程序进行了测试,实验结果表明,对于不同应用、不同执行线程数,69.8％-87.5％的缓存路访问可以得到消除,相应地,由于访问操作产生的同等动态功耗可以被有效降低.

关键词：组相联缓存动态功耗多线程 Thread id表

来源：评论

学校读者我要写书评

暂无评论

高可扩展性的MHP分析算法

引用

软件学报 2013年第10期24卷 2289-2299页

作者：印乐黄磊计算机体系结构国家重点实验室(中国科学院计算技术研究所) 北京100190

并行发生(may happen in parallel,简称MHP)分析计算并行程序中哪些语句可以并行执行,它是并行分析技术的重要组成部分.提出一种针对Java程序的新颖的MHP分析算法.与已有算法相比,新算法抛弃了"子线程只会被父线程等待同步"... 详细信息

并行发生(may happen in parallel,简称MHP)分析计算并行程序中哪些语句可以并行执行,它是并行分析技术的重要组成部分.提出一种针对Java程序的新颖的MHP分析算法.与已有算法相比,新算法抛弃了"子线程只会被父线程等待同步"的假设,以非耦合的方式分别处理start同步和join同步;新算法的处理逻辑虽然更加简单,但却更加完备;在计算控制信息时,新算法不必像已有算法那样通过内联构造全局的控制流图,显著地提高了算法的扩展性.新的MHP算法被用来过滤静态数据竞争检测中虚假的数据竞争.在14个Java测试程序上的实验结果表明,新的MHP算法计算控制信息的开销远远小于已有算法.

关键词： MHP 可扩展性数据竞争静态分析

来源：评论

学校读者我要写书评

暂无评论

一种基于指令模板的通用处理器约束随机指令生成方法

一种基于指令模板的通用处理器约束随机指令生成方法

引用

第八届全国测试学术会议

作者：刘婧王天成王健李华伟湘潭大学信息工程学院湘潭411105 中国科学院计算技术研究所计算机体系结构国家重点实验室北京100190 中国科学院计算技术研究所计算机体系结构国家重点实验室北京100190 中国科学院大学北京100049

通用处理器是集成电路中功能最为复杂的设计之一,这对其功能验证提出了巨大的挑战.本文提出了一种基于指令模板的通用处理器约束随机指令生成方法,针对一款ARMv8处理器进行了模拟验证.此指令生成方法基于从指令集中提炼的指令模板,通过... 详细信息

通用处理器是集成电路中功能最为复杂的设计之一,这对其功能验证提出了巨大的挑战.本文提出了一种基于指令模板的通用处理器约束随机指令生成方法,针对一款ARMv8处理器进行了模拟验证.此指令生成方法基于从指令集中提炼的指令模板,通过约束的调整即可支持各种功能场景的验证.基于结果自动比对的验证环境,对处理器进行了充分的验证,发现了58处设计错误,为处理器进入后续的FPGA硬件仿真奠定了良好的基础.

关键词：集成电路通用处理器指令模板生成机制

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：