检索结果-内蒙古大学图书馆

集成技术 2013年第6期2卷 54-64页

作者：李华伟中国科学院计算技术研究所计算机体系结构国家重点实验室北京100190

先进集成电路工艺下,时延测试是数字电路测试的一项重要内容。各种时延偏差来源如小时延缺陷、工艺偏差、串扰、电源噪声、老化效应等,影响着电路的额定时钟频率,是时延测试中需要考虑的因素。文章在介绍电路时延偏差问题的各种来源的... 详细信息

先进集成电路工艺下,时延测试是数字电路测试的一项重要内容。各种时延偏差来源如小时延缺陷、工艺偏差、串扰、电源噪声、老化效应等,影响着电路的额定时钟频率,是时延测试中需要考虑的因素。文章在介绍电路时延偏差问题的各种来源的基础上,给出了针对不同的时延偏差问题所涉及的分析、建模、测试生成与电路设计等关键技术。进一步介绍了中国科学院计算技术研究所近年来在考虑时延偏差的数字电路时延测试方面所做的研究工作,包括:考虑串扰/电源噪声的时延测试、基于统计定时分析的测试通路选择、片上时延测量、超速测试、测试优化、在线时序检测等方面。文章最后对数字电路时延测试技术的发展趋势进行了总结。

关键词：数字电路时延测试工艺偏差测试生成时延测量超速测试

来源：评论

学校读者我要写书评

暂无评论

计算机系统容错设计简述

引用

集成技术 2013年第6期2卷 82-88页

作者：鄢贵海李晓维中国科学院计算技术研究所计算机体系结构国家重点实验室北京100190

高可靠计算机系统是是保证信息服务质量的基石。从第一台计算机ENIAC诞生起,可靠性就是计算机系统面临的主要挑战之一,容错设计是实现可靠性的有效途径,也是一项典型的跨计算机多个设计层次的系统科学。从底层的器件到顶层的应用程序,... 详细信息

高可靠计算机系统是是保证信息服务质量的基石。从第一台计算机ENIAC诞生起,可靠性就是计算机系统面临的主要挑战之一,容错设计是实现可靠性的有效途径,也是一项典型的跨计算机多个设计层次的系统科学。从底层的器件到顶层的应用程序,都存在优化可靠性的设计空间,每个层次的设计面向特定的可靠性设计挑战。文章将遵循自底向上的逻辑层次简述这些经典的设计方法。

关键词：计算机系统可靠性容错设计

来源：评论

学校读者我要写书评

暂无评论

虚拟桌面操作系统灾难离线检测与恢复

引用

计算机工程与设计 2013年第3期34卷 849-853页

作者：杨鹏斐高云伟冯百明陈旺虎展旭升西北师范大学数学与信息科学学院甘肃兰州730070 中国科学院计算技术研究所计算机体系结构国家重点实验室北京100190

针对虚拟桌面操作系统在遭受恶意攻击后灾难文件的检测和恢复问题,设计了基于Xen虚拟化技术的虚拟桌面操作系统引导文件和关键文件灾难恢复系统。该系统在离线状态下计算被检测镜像中引导文件和关键文件的特征码,将其与特权虚拟机中对... 详细信息

针对虚拟桌面操作系统在遭受恶意攻击后灾难文件的检测和恢复问题,设计了基于Xen虚拟化技术的虚拟桌面操作系统引导文件和关键文件灾难恢复系统。该系统在离线状态下计算被检测镜像中引导文件和关键文件的特征码,将其与特权虚拟机中对应备份文件的特征码比对,对灾难文件进行精确定位,再使用备份文件进行快速恢复。实验结果表明,该系统能快速有效性的检测和恢复虚拟桌面操作系统灾难文件。

关键词：虚拟桌面灾难离线检测恢复特征码比对

来源：评论

学校读者我要写书评

暂无评论

一种高效的多细胞分子动力学算法

引用

小型微型计算机系统 2013年第4期34卷 843-846页

作者：金明灿胡长军李建江李越韩载浩北京科技大学计算机与通信工程学院北京100083 计算机体系结构国家重点实验室中国科学院计算技术研究所北京100083 平壤机械大学信息工程学院朝鲜平壤70050 朝鲜理科大学化学学院朝鲜平壤70050

多细胞分子动力学算法是分子动力学模拟中普遍使用的并行算法.因为利用不同作用路径的多细胞分子动力学算法的消息传递次数彼此不同,利用作用路径能够优化消息传递次数.优化消息传递次数是一种设计高效并行算法的方法.因此,本文研究十... 详细信息

多细胞分子动力学算法是分子动力学模拟中普遍使用的并行算法.因为利用不同作用路径的多细胞分子动力学算法的消息传递次数彼此不同,利用作用路径能够优化消息传递次数.优化消息传递次数是一种设计高效并行算法的方法.因此,本文研究十六个不同的作用路径,推导出十六个表示消息传递次数的数学模型,并在高性能通信和负载平衡方面决定十六个模型中最好的.实验结果表明模型的平均正确率是99.1391%,它的一个时间步骤的并行效率比HS算法平均提高了5.16%,处理器数的增加和截断半径的优化提高其并行效率.

关键词：并行计算多细胞分子动力学算法作用路径消息传递次数

来源：评论

学校读者我要写书评

暂无评论

一种基于编码提高PCM使用寿命的方法

一种基于编码提高PCM使用寿命的方法

引用

第19届全国信息存储技术学术会议

作者：王亚楠陈荔城陈明宇中国科学院计算技术研究所计算机体系结构国家重点实验室北京100190 中国科学院大学北京100049 中国科学院计算技术研究所计算机体系结构国家重点实验室北京100190

随着大数据时代的来临,大数据处理对内存容量的需求快速增长,而传统的DRAM内存容量增长速度无法满足现代计算机系统的需求,内存容量已经成为系统的瓶颈之一.PCM作为新型的内存材料,能够提供比DRAM更高的单位面积存储容量和更低的平均功... 详细信息

随着大数据时代的来临,大数据处理对内存容量的需求快速增长,而传统的DRAM内存容量增长速度无法满足现代计算机系统的需求,内存容量已经成为系统的瓶颈之一.PCM作为新型的内存材料,能够提供比DRAM更高的单位面积存储容量和更低的平均功耗,但是PCM也具有写寿命较短和写延迟较大的缺陷.本文提出了一种基于哈夫曼编码的内存数据存储技术，可有效降低PCM写操作更新位数，该技术可以用于PCM中改善PCM写次数有限的问题，提高PCM的使用寿命，降低PCM的写操作的功耗。实验结果表明，在面积开销约为1.5％的情况下，可减少平均50%的写操作更新位数，最高情况下可减少98%的写操作更新位数。

关键词：相变存储器使用寿命编码技术哈夫曼编码

来源：评论

学校读者我要写书评

暂无评论

设计错误注入验证方法综述

设计错误注入验证方法综述

引用

第十五届全国容错计算学术会议(CFTC'13)

作者：王健王天成李华伟李晓维中国科学院计算技术研究所计算机体系结构国家重点实验室北京100090 中国科学院大学北京100049 中国科学院计算技术研究所计算机体系结构国家重点实验室北京100090

设计错误注入在数字集成电路验证中广泛应用,可用于评估验证质量和指导激励生成.首先介绍设计错误注入验证方法的基本原理,然后介绍设计错误注入验证领域的主要研究方向,以及这些研究工作针对设计错误注入验证方法的3个最基本问题:设计... 详细信息

设计错误注入在数字集成电路验证中广泛应用,可用于评估验证质量和指导激励生成.首先介绍设计错误注入验证方法的基本原理,然后介绍设计错误注入验证领域的主要研究方向,以及这些研究工作针对设计错误注入验证方法的3个最基本问题:设计错误模型选择、设计错误注入和针对设计错误的激励生成所提出的解决方法.

关键词：数字集成电路功能验证设计错误注入激励生成

来源：评论

学校读者我要写书评

暂无评论

基于路径约束求解的难达状态激励生成方法

基于路径约束求解的难达状态激励生成方法

引用

第十五届全国容错计算学术会议(CFTC'13)

作者：周艳红王天成吕涛李华伟计算机体系结构国家重点实验室中国科学院计算技术研究所北京100190 中国科学院大学北京100049 计算机体系结构国家重点实验室中国科学院计算技术研究所北京100190

半形式化验证方法结合了模拟方法和形式化方法的优点,避免了各自的缺点,是一种很有前景的验证方法.本文改进并实现了一种半形式化验证方法,目标是覆盖设计中的难达状态.首先,利用基于数据依赖图的抽象方法构建设计的抽象模型,在此模型... 详细信息

半形式化验证方法结合了模拟方法和形式化方法的优点,避免了各自的缺点,是一种很有前景的验证方法.本文改进并实现了一种半形式化验证方法,目标是覆盖设计中的难达状态.首先,利用基于数据依赖图的抽象方法构建设计的抽象模型,在此模型上运用形式化的前像计算获得抽象距离信息,用以指导模拟过程.其次,采用了基于路径约束求解的激励生成方法,这种方法混合了具体模拟和符号模拟技术,能够有效的产生输入向量,以一种较均衡的方式遍历设计的状态空间,帮助验证快速覆盖到目标.实验结果表明,本文方法能够有效的验证设计中的难达状态.

关键词：集成电路半形式化验证路径约束求解激励生成

来源：评论

学校读者我要写书评

暂无评论

多核处理器片上网络的验证技术综述

多核处理器片上网络的验证技术综述

引用

第十五届全国容错计算学术会议(CFTC'13)

作者：周君王天成李华伟李晓维中国科学院计算技术研究所计算机体系结构国家重点实验室北京100190 中国科学院大学北京100190 中国科学院计算技术研究所计算机体系结构国家重点实验室北京100190

多核处理器的相对于复杂的单核处理器设计可以更有效地利用片上资源,有利于发掘应用中线程级并行性,已成为高性能微处理器的主流结构.多核处理器强大的整体计算能力的充分发挥需要依赖高效的通信架构提供合适的传输带宽和通信效率,片上... 详细信息

多核处理器的相对于复杂的单核处理器设计可以更有效地利用片上资源,有利于发掘应用中线程级并行性,已成为高性能微处理器的主流结构.多核处理器强大的整体计算能力的充分发挥需要依赖高效的通信架构提供合适的传输带宽和通信效率,片上网络的可升级性和可扩展性使之成为片上多核处理器内部通信的有效解决方案.然而,随着多核处理器设计复杂度不断上升,片上网络的验证需求和难度也不断提高.在片上网络的多向发展的背景下,针对学术界与工业界中多核处理器片上网络的相关验证方法展开调研、分析与探讨.

关键词：多核处理器片上网络验证技术系统设计

来源：评论

学校读者我要写书评

暂无评论

基于消息的内存系统关键技术研究

引用

网络新媒体技术 2013年第1期2卷 29-37页

作者：陈明宇阮元黄永兵陈荔城崔泽汉陈明扬中国科学院计算技术研究所计算机体系结构国家重点实验室(筹) 北京100190 中国科学院研究生院北京100190

提出了一种基于异步的请求和应答消息的新型访存协议。相比于传统的同步总线式内存体系结构,可变粒度的访存提高了内存带宽的有效利用率,异步消息访问有利于内存容量的扩展。本文通过分析典型应用程序的访存行为评估了消息式内存可能带... 详细信息

提出了一种基于异步的请求和应答消息的新型访存协议。相比于传统的同步总线式内存体系结构,可变粒度的访存提高了内存带宽的有效利用率,异步消息访问有利于内存容量的扩展。本文通过分析典型应用程序的访存行为评估了消息式内存可能带来的性能提升,并探讨了实现消息式内存所面临的挑战。

关键词：消息式内存体系结构访存粒度

来源：评论

学校读者我要写书评

暂无评论

一种面向内存的混合容错编码调节设计

一种面向内存的混合容错编码调节设计

引用

第十五届全国容错计算学术会议(CFTC'13)

作者：李冰单书畅高翔胡瑜计算机体系结构国家重点实验室中国科学院计算技术研究所北京100190 中国科学院大学北京100049 计算机体系结构国家重点实验室中国科学院计算技术研究所北京100190

数据中心服务器等计算平台中采用的大容量内存系统的故障发生率高.高强度的纠错编码虽然能够保证内存系统的可靠性,但是会带来较高的硬件和功耗开销.运行在数据中心服务器上的应用程序对可靠性的要求不同,混合容错编码能使内存系统在可... 详细信息

数据中心服务器等计算平台中采用的大容量内存系统的故障发生率高.高强度的纠错编码虽然能够保证内存系统的可靠性,但是会带来较高的硬件和功耗开销.运行在数据中心服务器上的应用程序对可靠性的要求不同,混合容错编码能使内存系统在可靠性与容错代价之间取得较好的权衡.因此,本文提出了一种支持混合容错编码调节的设计,将数据与容错信息分开存放,通过地址映射逻辑实现容错编码信息的存取.本文提出的设计不仅支持内存的混合容错编码的调节,而且可扩展到其他类型存储器中.实验结果表明,本容错编码调节设计简单,给系统带来的硬件,及功耗和性能的代价小.

关键词：内存系统容错设计混合容错编码可靠性分析

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：