检索结果-内蒙古大学图书馆

电子技术应用 2022年第5期48卷 84-88页

作者：刘涛付深圳张柱周冬高效能服务器和存储技术国家重点实验室山东济南250014 浪潮电子信息产业股份有限公司山东济南250014

为了实现通过Allegro软件对PCB板卡数据自动采集、录入、保存等功能,研究基于SKILL语言的Allegro软件二次开发和IPC通信原理,提出并设计一种Allegro软件基于MySQL数据库的数据录入系统。根据实际数据存取需求及用户权限,设计前端数据采... 详细信息

为了实现通过Allegro软件对PCB板卡数据自动采集、录入、保存等功能,研究基于SKILL语言的Allegro软件二次开发和IPC通信原理,提出并设计一种Allegro软件基于MySQL数据库的数据录入系统。根据实际数据存取需求及用户权限,设计前端数据采集模块和网页显示模块,在前端数据采集模块中,通过研究IPC通信,制定通信协议,并结合SKILL语言、Python语言编写通信接口,实现Allegro软件与MySQL数据库通信;网页显示模块使用Java语言用于对数据进行展示和处理。最后对数据录入系统进行功能测试,测试证明能够达到预期效果。系统中Allegro软件与MySQL数据库通信协议设计以及通信接口设计是系统的关键设计,系统数据采集模块的实现对后续Allegro软件与其他语言通信、网页端功能扩展具有很大的参考价值。

关键词： Allegro 二次开发 IPC通信 MySQL

来源：评论

学校读者我要写书评

暂无评论

IC可测性与3D芯片测试技术的分析

引用

电子技术（上海） 2023年第7期52卷 6-8页

作者：张峰袁欣欣李拓苏康杜雅楠刘凯满宏涛邹晓峰高效能服务器和存储技术国家重点实验室北京100085 山东浪潮人工智能研究院有限公司山东250101 浪潮电子信息产业股份有限公司北京100085

阐述系统级芯片SoC的可测性技术DFT,在系统测试中发挥着极其重要的作用。DFT技术主要包括扫描测试和内建自测试BIST,探讨测试数据压缩技术、低功耗测试技术、并发在线测试中的DFT测试技术,以及3D IC测试技术的原理、存在的问题和发展前... 详细信息

阐述系统级芯片SoC的可测性技术DFT,在系统测试中发挥着极其重要的作用。DFT技术主要包括扫描测试和内建自测试BIST,探讨测试数据压缩技术、低功耗测试技术、并发在线测试中的DFT测试技术,以及3D IC测试技术的原理、存在的问题和发展前景。DFT测试技术实现低功耗、低测试成本、测试时间短、高故障覆盖率和高测试效率。

关键词：集成电路测试系统级芯片扫描测试测试数据压缩

来源：评论

学校读者我要写书评

暂无评论

基于Transformer模型的学生成绩预测方法

引用

辽东学院学报(自然科学版) 2024年第3期31卷 221-228页

作者：吕慧单鹏飞冯萌萌淄博师范高等专科学校数理系山东淄博250130 浪潮电子信息产业股份有限公司高效能服务器和存储技术国家重点实验室山东济南250104 河北科技学院公共课部河北保定071000

线上线下混合式学习已成为课堂教学的重要组成部分,为了实时了解学生的阶段性学习状况,线上学习成绩预测显得尤为重要。利用学习通平台收集的学生学习信息,包括课程音视频、章节测验、讨论、作业、考试、签到、课堂互动以及综合成绩等8... 详细信息

线上线下混合式学习已成为课堂教学的重要组成部分,为了实时了解学生的阶段性学习状况,线上学习成绩预测显得尤为重要。利用学习通平台收集的学生学习信息,包括课程音视频、章节测验、讨论、作业、考试、签到、课堂互动以及综合成绩等8项因素,同时从教务系统收集对应学生的期末总评成绩。通过分析各个因素对期末总评成绩的影响,建立了基于Transformer模型的课程成绩预测算法,并优化了超参数。该模型利用学生平时学习表现数据来预测期末成绩,对预测成绩为D等级的学生加强关注,从而实现课程教学监督。与其他预测算法相比,提出的算法在预测精度方面具有显著优势。

关键词： Transformer模型注意力机制成绩预测线上平台数据

来源：评论

学校读者我要写书评

暂无评论

面向混合异构架构的模型并行训练优化方法

引用

计算机工程与科学 2021年第1期43卷 42-48页

作者：高开郭振华陈永芳王丽赵雅倩赵坤浪潮电子信息产业股份有限公司高效能服务器与存储技术国家重点实验室山东济南250000 广东浪潮大数据研究有限公司广东广州510000

随着混合异构平台的发展,出现了类型不一的加速设备,如何在混合异构平台中充分利用这些不同类型的设备,以及如何在多个计算设备之间部署深度学习模型,而且训练大型和复杂模型的重要性不断提高。数据并行(DP)是应用最广泛的并行化策略,... 详细信息

随着混合异构平台的发展,出现了类型不一的加速设备,如何在混合异构平台中充分利用这些不同类型的设备,以及如何在多个计算设备之间部署深度学习模型,而且训练大型和复杂模型的重要性不断提高。数据并行(DP)是应用最广泛的并行化策略,但是如果数据并行训练中的设备数量不断增加,设备之间的通信开销就会成为瓶颈。此外,每个步骤因设备性能差异处理的批总量不同会导致精度损失,即需要更长的训练周期以收敛到期望的精度。这些因素会影响整体训练时间,并且会影响某些设备的运行效率。除了数据并行(DP),每个训练步骤都可以通过模型并行(MP)来加速。提出了一种适合混合异构平台的模型并行训练优化算法。首先,为解决混合异构平台中设备性能分布不均问题,提出了层级并行和通道并行混合的模型并行划分策略,同时通过合并一些性能偏低的设备来减少流水线的长度和缓解通信压力。然后为了优化设备间的流水效果,通过分析流水线建立时间占比和设备性能利用率对整体训练时间的影响,提出了一种可以使两者达到均衡状态的微批次划分方法。实验表明,通过本文方法优化之后的模型并行流水训练算法比传统的模型并行算法具有更好的加速比,在单一类型设备的异构平台上的训练性能加速比提升4%左右,在混合异构平台的训练性能加速比要比没有使用优化方法之前提升7%左右。

关键词：混合异构模型并行微批次设备差异

来源：评论

学校读者我要写书评

暂无评论

Allegro软件基于Form格式的框架开发

引用

单片机与嵌入式系统应用 2021年第2期21卷 11-15,19页

作者：付深圳刘涛张柱高效能服务器和存储技术国家重点实验室济南250014 浪潮电子信息产业股份有限公司

在EDA设计领域,Cadence作为最大电子设计自动化供应商,旗下的Allegro软件是业界知名的PCB设计软件,提供了丰富的二次开发接口和完善的开发语言。本文主要是基于Allegro软件的Skill语言二次开发,开发带有Form格式的编程框架,工程师使用... 详细信息

在EDA设计领域,Cadence作为最大电子设计自动化供应商,旗下的Allegro软件是业界知名的PCB设计软件,提供了丰富的二次开发接口和完善的开发语言。本文主要是基于Allegro软件的Skill语言二次开发,开发带有Form格式的编程框架,工程师使用该框架开发的工具能够通过UI界面实现人机交互,另外,工程师在改变Allegro内部Database时,能够对操作进行回滚、取消、完成等,方便工程师快速操作。该框架为二次开发者提供一种高效的编程思想,提高了开发效率和质量。

关键词： Skill语言 PCB设计 EDA设计 Allegro

来源：评论

学校读者我要写书评

暂无评论

神威太湖之光加速计算在脑神经网络模拟中的应用

引用

计算机学报 2020年第6期43卷 1024-1036页

作者：栗学磊朱效民魏彦杰冯圣中中国科学院深圳先进技术研究院高性能计算研究中心广东深圳518055 国家超级计算深圳中心(深圳云计算中心) 广东深圳518055 高效能服务器和存储技术国家重点实验室济南250101

脑神经网络模拟是脑科学研究和理论验证的重要方法.为提高脑模拟速度,异构加速已开始应用于脑模拟.然而现有异构加速脑模拟软件均存在明显的访存性能和计算精度问题.为此,本文基于神威太湖之光研发了脑模拟软件SWsnn,确保了随机访存多... 详细信息

脑神经网络模拟是脑科学研究和理论验证的重要方法.为提高脑模拟速度,异构加速已开始应用于脑模拟.然而现有异构加速脑模拟软件均存在明显的访存性能和计算精度问题.为此,本文基于神威太湖之光研发了脑模拟软件SWsnn,确保了随机访存多发生在高速缓存中.为避免主存访问的随机性,将频繁出现随机访存且数据量较小的神经元信息长时间停留在局部存储(LDM),同时将数据量很大的突触连接数据存储在主存,且尽可能连续访问主存.为避免可塑性导致的对突触连接的随机搜索,对脉冲时间依赖可塑性(STDP)算法采用需要前再更新的方法,以确保主存访问的连续性.为了提高脑模拟精度,设计环形缓冲和延迟传送联合应用方法,以支持高精度时间步长的脑模拟.在此基础上,对SWsnn进行向量化、访存隐藏等优化操作,计算性能进一步提高约50%.SWsnn对104神经元全连接网络实现了生物实时模拟,比同等规模浮点计算能力GPU上运行的CARLsim快10倍左右.

关键词：脉冲神经网络(SNN) 脑模拟 SW26010 随机访存环形缓冲神威太湖之光

来源：评论

学校读者我要写书评

暂无评论

Buck芯片缓冲电路设计的仿真分析与应用

引用

电子技术应用 2021年第10期47卷 113-117,123页

作者：叶丰华刘昊康磊蔡文波浪潮电子信息产业股份有限公司浪潮高效能服务器和存储技术国家重点实验室北京100086

Buck型变换器的开关点是外部调优的主要对象,随着开关频率的提高和负载电流的增大,芯片内的寄生电感对开关电压波形的影响越来越大,外部缓冲电路作为调整开关波形的工具起到关键的作用,仅仅依靠经验来设计外部缓冲电路已经无法满足设计... 详细信息

Buck型变换器的开关点是外部调优的主要对象,随着开关频率的提高和负载电流的增大,芯片内的寄生电感对开关电压波形的影响越来越大,外部缓冲电路作为调整开关波形的工具起到关键的作用,仅仅依靠经验来设计外部缓冲电路已经无法满足设计要求。通过对缓冲电路的工作原理进行分析,结合仿真结果和工程实践,分析缓冲电路的稳压性能和效率损失,可以为外围缓冲电路的设计提供一种量化分析方法。

关键词： Buck型变换器仿真缓冲电路效率

来源：评论

学校读者我要写书评

暂无评论

基于RISC-V的服务器管理控制器FPGA原型设计

引用

计算机系统应用 2021年第7期30卷 136-141页

作者：李拓邹晓峰林宁亚张璐刘同强周玉龙李仁刚高效能服务器和存储技术国家重点实验室济南250013 浪潮电子信息产业股份有限公司济南250013

服务器管理控制器是云计算装备关键部件之一,目前主要基于ARM架构开发,ARM较高的授权费推高了控制器设计成本,不利于SoC相关产品的迭代和升级.RISC-V是近年提出的一种开源的处理器架构,与ARM同属精简指令集,具有模块化、可扩展等诸多特... 详细信息

服务器管理控制器是云计算装备关键部件之一,目前主要基于ARM架构开发,ARM较高的授权费推高了控制器设计成本,不利于SoC相关产品的迭代和升级.RISC-V是近年提出的一种开源的处理器架构,与ARM同属精简指令集,具有模块化、可扩展等诸多特点.本文采用RISC-V开源处理器BOOM核心,设计实现了一种基于RISC-V处理器的服务器管理控制器FPGA原型系统.该系统基于Xilinx的Virtex Ultra Scale 440 FPGA进行了原型构建,完成了实际应用场景下的功能测试和CoreMark测试,结果显示处理器性能提升了26%,优于同级别的ARM核心,系统功能符合设计预期.此外,该原型系统基于OpenBMC实现了IPMI等专用管理控制协议,基本功能验证通过,证明了通过RISC-V替换ARM优化SoC架构的可行性.

关键词： RISC-V 服务器管理控制器

来源：评论

学校读者我要写书评

暂无评论

基于预防性散热的服务器功耗优化方法研究

引用

计算机工程与科学 2020年第8期42卷 1331-1338页

作者：林楷智宗艳艳张雁南高效能服务器和存储技术国家重点实验室北京100085 浪潮(北京)电子信息产业有限公司北京100085

随着互联网行业的高速发展和5G时代的到来,对于高性能服务器和存储设备的需求越来越大,但同时对于设备功耗优化的要求也越来越高。提出了一种基于预防性散热的功耗优化控制策略对服务器的功耗进行优化。首先获取设备的最高温度,与温度... 详细信息

随着互联网行业的高速发展和5G时代的到来,对于高性能服务器和存储设备的需求越来越大,但同时对于设备功耗优化的要求也越来越高。提出了一种基于预防性散热的功耗优化控制策略对服务器的功耗进行优化。首先获取设备的最高温度,与温度阈值比较后设为参考点,通过评估参考点的电流变化来预测温度变化的趋势,随后发出相对应的控制信号来预先调节风扇转速,达到功耗优化的目的。搭建了实验系统,并针对系统的功耗优化问题,设计不同周期相同占空比、相同周期不同占空比以及不同温度3组实验来对所提控制策略进行验证,实验结果表明所提出的控制策略可以有效地降低设备功耗。

关键词：高性能服务器存储预测功耗优化

来源：评论

学校读者我要写书评

暂无评论

可重构高速数据加密系统设计和实现

引用

电子测量技术 2021年第19期44卷 8-15页

作者：王凯刘凯李拓符云越刘唐王骞山东海量信息技术研究院济南250098 浪潮电子信息产业股份有限公司高效能服务器和存储技术国家重点实验室济南250101 山东浪潮人工智能研究院有限公司济南250101

为解决SM4传统加解密方式存在的速度慢、效率低、占用CPU计算资源的问题,提出了一种可重构高速数据加密系统。该系统基于Xilinx Virtex UltraScale VU9p FPGA,利用PCIe热插拔特性,可快速应用于办公主机或服务器,通过PCIe高速接口实现数... 详细信息

为解决SM4传统加解密方式存在的速度慢、效率低、占用CPU计算资源的问题,提出了一种可重构高速数据加密系统。该系统基于Xilinx Virtex UltraScale VU9p FPGA,利用PCIe热插拔特性,可快速应用于办公主机或服务器,通过PCIe高速接口实现数据的快速传输,在FPGA内实现并行可调度SM4算法逻辑,设计有专用DMA模块,实现旁路主机CPU传输明文密文,减少主机端资源占用;采用FPGA实现的加解密系统具备可重构性,大大降低了算法迭代的硬件成本。系统分析测试和实验结果表明,该系统实现了数据的高速可靠传输与加密,总线速率达到8 GT/s,能有效满足大容量数据快速加解密的需求;采用并行可调度流水线加解密,较CPU实现方式,加解密速率提升约25.78倍。

关键词： PCIe高速总线 SM4加解密直接存储器访问高速数据传输现场可编程门阵列(FPGA)

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：