检索结果-内蒙古大学图书馆

微纳电子技术 2009年第2期46卷 70-74,90页

作者：郭婷婷刘明管伟华胡媛李志刚龙世兵陈军宁中国科学院微电子研究所纳米加工与新器件集成技术实验室北京100029 安徽大学电子科学与技术学院合肥230039

介绍了在纳米晶浮栅存储器数据保持特性方面的研究工作,重点介绍了纳米晶材料的选择与制备和遂穿介质层工程。研究证明,金属纳米晶浮栅存储器比半导体纳米晶浮栅存储器具有更好的电荷保持特性。并且金属纳米晶制备方法简单,通过电子束... 详细信息

介绍了在纳米晶浮栅存储器数据保持特性方面的研究工作,重点介绍了纳米晶材料的选择与制备和遂穿介质层工程。研究证明,金属纳米晶浮栅存储器比半导体纳米晶浮栅存储器具有更好的电荷保持特性。并且金属纳米晶制备方法简单,通过电子束蒸发热退火的方法就能够得到质量较好的金属纳米晶,密度约4×1011cm-2,纳米晶尺寸约6～7nm。实验证明,高介电常数隧穿介质能够明显改善浮栅存储器的电荷保持特性,所以在引入金属纳米晶和高介电常数遂穿介质之后,纳米晶浮栅存储器可能成为下一代非挥发性存储器的候选者。

关键词：纳米晶保持特性高介电常数隧穿介质金属纳米晶浮栅存储器

来源：评论

学校读者我要写书评

暂无评论

基于GaAs衬底的量子点浮栅存储器编程与擦除特性研究

基于GaAs衬底的量子点浮栅存储器编程与擦除特性研究

引用

作者：葛聪华中科技大学

学位级别：硕士

当今信息社会,更大的储存容量、更快的读写速度、更高的数据安全性及更低的功耗是人们对存储器性能的要求,这就使得存储器件的尺寸不断减小。尺寸减小会导致漏电增大,数据安全性降低,这成为存储器进一步发展的障碍。使用离散的量子点代... 详细信息

当今信息社会,更大的储存容量、更快的读写速度、更高的数据安全性及更低的功耗是人们对存储器性能的要求,这就使得存储器件的尺寸不断减小。尺寸减小会导致漏电增大,数据安全性降低,这成为存储器进一步发展的障碍。使用离散的量子点代替传统的连续浮栅作为存储层,因其低操作电压、低漏电等优点近年备受到科研人员的关注。由于砷化镓相比传统的Si衬底具有高速性能和低功耗等优点,因此,基于GaAs衬底的量子点浮栅存储（QDNVM）技术在下一代非易失性存储技术应用中会起到主导作用。本文主要从理论和实验两个方面对GaAs为衬底的量子点浮栅存储器的特性进行了研究。理论方面,（1）借助Silvaco TCAD仿真软件,使用热载流子注入作为编程机制,通过ATLAS建模研究了衬底材料、隧穿层材料等对存储器编程特性的影响,模拟结果表明相比于传统的Si衬底材料,使用GaAs衬底材料能获得更好的编程特性;（2）通过考虑量子点的库伦阻塞效应、量子限制效应等,利用FN隧穿机制建立了精确的量子点浮栅存储单元的编程与擦除特性模型,在验证模型正确性的基础上,利用该模型研究了隧穿层厚度、量子点密度、温度、栅极电压等因素对存储器编程和擦除特性的影响,仿真结果表明,温度越低,栅极电压越大,隧穿层厚度越小越有利于提高编程与擦除速度。实验方面,本文采用磁控溅射的方法制备高K材料薄膜,然后采用薄膜凝聚的原理制备Si量子点,制备出Al/ZrO2/Si/ZrO2/GaAs器件单元。采用400℃、500℃、600℃三个不同的温度对器件进行快速退火处理,并通过测量存储单元的C-V特性,得到器件的存储窗口。实验结果表明,400℃退火温度下器件具有最大的存储窗口,并且随着退火温度的升高,存储窗口逐渐减小。因此,实验过程中采用合适的温度对器件退火,会对存储性能产生很大影响。

关键词： GaAs衬底磁控溅射 Si量子点存储窗口浮栅存储器

来源：评论

学校读者我要写书评

暂无评论

新型纳米硅量子点浮栅存储器和硅基阻变存储器的研究

新型纳米硅量子点浮栅存储器和硅基阻变存储器的研究

引用

作者：任圣南京大学

学位级别：硕士

随着集成电路工艺的飞速发展,器件的特征尺寸在不断地减小,到2020年器件的特征尺寸将会下降到10nm,传统的集成电路工艺正面临着尺寸效应带来的挑战。浮栅存储器的隧穿层尺寸的减小使其电荷保持特性和耐受性受到了冲击,为此人们一方面对... 详细信息

随着集成电路工艺的飞速发展,器件的特征尺寸在不断地减小,到2020年器件的特征尺寸将会下降到10nm,传统的集成电路工艺正面临着尺寸效应带来的挑战。浮栅存储器的隧穿层尺寸的减小使其电荷保持特性和耐受性受到了冲击,为此人们一方面对闪存技术进行改进,推出了基于分立电荷存储技术的新型纳米硅浮栅存储器,另一方面采用新的存储技术替代闪存技术,推出了新型的非易失性存储器,其中阻变存储器则由于具有单元面积小和读写速度快等优势成为了其中最具潜力的候选者。本文首先对我们小组在上海中芯国际0.13μm标准CMOS工艺线上制备的纳米硅量子点浮栅存储单管的存储特性和关键工艺结构参数之间的关系进行了深入的研究,在获得具有优良存储特性单管的基础上进行了8Kb NOR功能存储芯片的设计工作。同时开展了亚氧化硅SiOx薄膜的优化阻变特性的研究工作,通过后续工艺热处理技术改进了ITO/SiOx/p-Si/Al结构器件的阻变特性,并对其物理机制进行了细致的分析。具体内容如下：我们小组在中芯国际0.13μm标准CMOS工艺线上成功制备了栅长和栅宽分别为0.176μm和0.16μm的纳米硅量子点浮栅存储器单元和8Kb矩阵。通过对纳米硅浮栅存储器单管的优化存储特性与关键工艺结构的研究,获得了制备具有优良存储特性的纳米硅浮栅存储器单管的重要工艺参数,制备出的纳米硅量子点浮栅存储器单管具有较低的工作电压(7V)和较快的读写速度(us),擦写寿命高达107,并拥有较小的亚阈值摆幅(0.14V/decade)和截止电流(200fA),综合存储器特性达到了国际领先水平。基于此性能优秀的存储单元,我们小组与上海微系统所合作共同设计了容量为8Kb的NOR功能存储芯片,采用128根字线和64根位线组成的8Kb NOR型架构,对存储芯片进行单比特(bit)操作。为了消除8Kb存储单元阵列中的串扰影响,我们优化得到了各单元在擦写时的最佳工作电压。考虑到灵敏放大器对电流的要求,我们提出了各单元在读操作时的最佳工作电压参数,为8Kb的NOR功能存储芯片的外围电路设计提供了重要的参考。同时我们开展了SiOx薄膜优化阻变特性的探究,采用不同温度热退火处理的SiOx(x=1.3)薄膜作为ITO/SiOx/Si/Al结构的阻变层,发现：在电极尺寸相同的条件下,随着退火温度的增加,该结构的高低阻态比显著提高,最高可达109；在相同的退火条件下,随着电极尺寸的减小,器件的高低阻态比也变大。X射线光电子能谱(XPS)和电子顺磁共振能谱(EPR)的分析表明：不同退火温度下形成的不同价态硅悬挂键是形成低阻态下细丝通道的主要来源；高阻态下薄膜电阻等效为体电阻随电极面积的减小而增大。椭偏的测试结果表明：经过热退火处理的SiOx薄膜折射率的增大是导致高阻态下器件电阻增大的原因。

关键词：浮栅存储器纳米硅量子点 SiOx阻变材料硅悬挂键

来源：评论

学校读者我要写书评

暂无评论

基于MoS2/h-BN/Gr的浮栅存储器制备与光电性能研究

基于MoS2/h-BN/Gr的浮栅存储器制备与光电性能研究

引用

作者：肖露电子科技大学

学位级别：硕士

“大数据时代”到来,不同类型的数据日益剧增,提高数据的存储密度和计算速度已经迫在眉睫。闪存结构作为浮栅存储器最具代表的类别,由于其小型化、低功耗和可重复存储数据的优点而备受关注,非常有效地解决了大数据容量和高集成密度的问... 详细信息

“大数据时代”到来,不同类型的数据日益剧增,提高数据的存储密度和计算速度已经迫在眉睫。闪存结构作为浮栅存储器最具代表的类别,由于其小型化、低功耗和可重复存储数据的优点而备受关注,非常有效地解决了大数据容量和高集成密度的问题。浮栅存储器在整个存储行业,特别是半导体存储器方面都有着比较大的市场,并在便携式设备、存储器计算机等领域有着广泛的应用。浮栅存储器属于存储器中的非易失性存储器,能够在断电后维持数据的存储状态。随着信息的爆炸式增长,浮栅存储器逐步微缩化,器件尺寸上的变化在一定程度上提高了存储容量,进而降低存储成本。近年来,二维材料相关的研究引起热切关注。因此,为了进一步提高存储器性能、对于二维尺度下的隧穿机制需要进行系统性的研究,从而制备隧穿可控、高质量的二维浮栅存储器。影响存储器性能的因素繁多,其中,介质层厚度对于浮栅存储器的性能至关重要,本文基于此,以介质层厚度为出发点,针对浮栅晶体管的性能进行了相关的探索与研究,本文具体研究内容如下: （1）通过机械剥离,干法转移,无掩膜光刻和蒸发镀膜等工艺制备了8 nm,22 nm,66 nm三种不同隧穿层厚度的MoS2/h-BN/Gr浮栅存储器,为下一步性能测试做准备。（2）对比分析了几种器件在电荷保持、耐久性和擦写速度方面的性能,实验结果表明,过薄或过厚的隧穿层都会对数据的保持时间存在影响。隧穿层过厚（66 nm）有利于提高数据的保持时间,但同时也会增加读写操作的延迟;隧穿层过薄（8 nm）时,则会降低数据的保持时间,但在另一方面,器件擦写速度相较于过厚隧穿层器件得到提升。综合来看,中等厚度隧穿层器件（22 nm）在擦写速度和存储窗口方面性能更好,器件可在脉宽为1 ms的栅压脉冲下快速完成数据的擦除和写入。并在500 s内呈现良好的电荷保持特性,在1000个擦写循环内,器件能维持稳定的开关比。（3）着重对中等隧穿层厚度（22 nm）的MoS2/h-BN/Gr器件的光电存储性能进行了相关探讨,并分析讨论了其光电导效应以及多值存储性能。实验结果表明,光照有利于热电子（热空穴）在石墨烯和MoS2中进行隧穿,并且能显著降低电荷的隧穿势垒。同时,器件在光照下可表现处4种不同的沟道电流状态。

关键词：浮栅存储器介质层厚度 MoS2 多值存储电荷隧穿

来源：评论

学校读者我要写书评

暂无评论

用于浮栅存储器的电荷泵系统设计

用于浮栅存储器的电荷泵系统设计

引用

作者：余琼华中科技大学

学位级别：硕士

浮栅存储器由于具有非易失性,可电擦除/编程,并且成本较低的特点,因此得到广泛的应用。目前主流的浮栅存储器EEPROM、NAND Flash和NOR Flash的工作电压都不超过5 V,而其擦除和编程操作却需要高于5 V的电压去完成,因此需要片内高压产生... 详细信息

浮栅存储器由于具有非易失性,可电擦除/编程,并且成本较低的特点,因此得到广泛的应用。目前主流的浮栅存储器EEPROM、NAND Flash和NOR Flash的工作电压都不超过5 V,而其擦除和编程操作却需要高于5 V的电压去完成,因此需要片内高压产生电路来产生高压完成擦除和编程操作。本论文对变压器、Cockcroft-Walton电路、电荷泵电路和Boost变换器等高压产生电路进行了研究与分析,并结合集成电路工艺的特点,得出目前最适合作为浮栅存储器中高压产生电路结构的是电荷泵电路。进一步基于Dickson电荷泵对电荷泵电路的基本原理、稳态特性和动态特性进行了详细的分析,归纳出电荷泵的输出电压、上升时间等基本参数的理论推导。同时归纳了克服Dickson电荷泵中阈值压降和衬底偏置效应的不同方法。并采用NCP-2结构的电荷泵做为本设计的结构。针对传统的电荷泵中设计中电荷泵级数的确定主要依据经验而并未考虑效率的问题,采用了一种基于效率优化的设计方法,设计了一种8级NCP-2电荷泵。由于电荷泵系统需要在不同负载情况下提供稳定的输出电压,因此电荷泵电路都需要采用稳压电路来稳定输出电压。在分析了几种稳压策略的情况下,采用了控制时钟有无的稳压方式,并设计了稳压电路中所需的分压器、带隙基准和比较器。最后,采用SMIC 0.35μm 2P3M EEPROM工艺实现了该设计,设计输出电压为16 V,版图面积为520μm×152μm。测试结果显示该电荷泵工作正常,各项性能满足设计要求。

关键词：浮栅存储器高压产生电路电荷泵稳压电路低功耗

来源：评论

学校读者我要写书评

暂无评论

65nm NOR型浮栅存储器可靠性研究

65nm NOR型浮栅存储器可靠性研究

引用

作者：孙忠中国科学院研究生院

学位级别：硕士

目前，对于非易失性存储器件的发展概括起来有两个方向。一个是继续沿着浮栅型快闪存储技术通过改进工艺继续沿着尺寸缩小方向发展;另一个开发其他种类快闪存储器（如电荷捕获和阻变存储器），在这个方向目前很多大学、研究所和一些存... 详细信息

目前，对于非易失性存储器件的发展概括起来有两个方向。一个是继续沿着浮栅型快闪存储技术通过改进工艺继续沿着尺寸缩小方向发展;另一个开发其他种类快闪存储器（如电荷捕获和阻变存储器），在这个方向目前很多大学、研究所和一些存储器公司正在积极推进。目前市场上浮栅存储器仍是主流，占据了非挥发性半导体存储器90％以上的市场。可靠性问题对快闪存储器进一步缩小有重要影响，因此对快闪存储器可靠性进行系统研究具有重要的学术意义和实用价值。\n 本工作包括:系统测试了65nm工艺NOR型浮栅存储器件在12寸晶圆上的工艺均匀性和存储单元基本特性;应用电荷泵方法研究了刻蚀工艺所导致的源漏结损伤在12英寸晶圆的分布以及它们对器件耐受特性(Endurance)的影响。编程/擦除循环应力会导致泄漏电流(SILC)增加，SILC机制为陷阱辅助隧穿，它对存储器数据保持特性(Retention)有重要影响。我们建立了一个新的模型对中性和正电陷阱辅助隧穿所导致的泄漏电流做了理论比较。主要结果包括:\n (1)应用电荷泵测试方法详细研究了12英寸晶圆上的65nm NOR浮栅存储器耐受性退化特性。研究发现晶圆中心区器件漏端刻蚀损伤比较严重，是“坏”的器件。漏端损伤在漏-衬底结扩展区，源端损伤位于栅漏交叠区。边缘区域的器件损伤比较弱，是“好”的器件。损伤主要集中在栅源重叠区，漏端的损伤几乎测不到。我们认为源端损伤是由于自对准源(SAS)工艺刻蚀所致，漏端可能是由于接触孔刻蚀等工艺引起。通过分析晶圆边缘区域“好”的和中心区域“坏”的器件在CHE编程和FN擦除条件下的耐受特性，我们发现中心区域“坏”的器件退化更加严重。另外，中心区域“坏”的器件界面态和结泄漏退化也比边缘区域“好”的器件严重。周期应力后源端附近正氧化层陷阱的产生是由于FN擦除过程中阳极空穴俘获所致。我们发现边缘区“好”的器件在经过更长时间的应力后其退化特征和中心区“坏”的器件退化相似。\n (2)采用转移哈密顿方法和弹性隧穿近似方法对MOS结构中中性和正电陷阱的辅助隧穿电流做了计算。计算过程中陷阱模型采用有限深中心势陷阱，隧穿过程包括低场直接隧穿和高场下的离化隧穿。通过有效质量近似得出中性陷阱和自由态的解析波函数，而正电陷阱的波函数由数值计算得到。结果表明，陷阱辅助隧穿电流(JTAT)随电压成相同的变化趋势，且随陷阱中心势半径的增加而增加。对于中性陷阱的JTAT，通常的δ函数陷阱模型近似比有限深中心势陷阱模型近似低估了大约半个数量级。对比中性陷阱和正电陷阱的辅助隧穿电流，我们发现，在相同陷阱能级和中心势半径的情况下，正电陷阱由于库伦势尾巴的出现，在同一电压下计算得到的JTAT比中性陷阱高出半个数量级。我们的方法可以独立地给出电子隧穿进入陷阱的转移几率和隧穿出陷阱的转移几率。\n 上述研究内容和研究结果对于快闪存储器可靠性的研究及器件优化具有重要指导意义。

关键词：浮栅存储器 SILC模型泄漏电流转移哈密顿方法 MOS结构

来源：评论

学校读者我要写书评

暂无评论

基于二维半导体材料浮栅存储器的研究进展:从材料到结构

引用

物理实验 2023年第5期43卷 1-14页

作者：李浩宇李文庆蒋昌忠肖湘衡武汉大学物理科学与技术学院湖北武汉430072 湖北江城实验室湖北武汉430010

半导体浮栅存储器在半导体存储器乃至整个数据存储行业都占据着较大的市场份额,目前在计算机、便携式设备存储器等领域都有广泛应用.随着存储器件进一步小型化和集成化,在未来需要新材料和新结构对浮栅存储器进行革新以延续摩尔定律的发... 详细信息

半导体浮栅存储器在半导体存储器乃至整个数据存储行业都占据着较大的市场份额,目前在计算机、便携式设备存储器等领域都有广泛应用.随着存储器件进一步小型化和集成化,在未来需要新材料和新结构对浮栅存储器进行革新以延续摩尔定律的发展.具有原子级厚度的二维层状半导体材料具有优异的电学性能和稳定性,被广泛认为是极具潜力的新型半导体材料之一,可用于下一代半导体浮栅存储器.本文主要介绍近年来二维半导体材料在浮栅存储器领域的应用,并对其未来的发展趋势进行了思考和展望.

关键词：浮栅存储器二维材料异质结构闪存

来源：评论

学校读者我要写书评

暂无评论

浮栅存储器及其制备方法

浮栅存储器及其制备方法

引用

作者：左成杰苏子佳 230026 安徽省合肥市包河区金寨路96号

本公开一方面提供一种浮栅存储器及制备方法，浮栅存储器包括：栅层，栅层上依次叠设有绝缘层、浮栅层、阻挡层及沟道层，沟道层包括n型沟道层和p型沟道层，n型沟道层和p型沟道层构成p‑n结；其中，通过向栅层施加偏压，以控制沟道层和... 详细信息

标准号: CN115332359A

本公开一方面提供一种浮栅存储器及制备方法，浮栅存储器包括：栅层，栅层上依次叠设有绝缘层、浮栅层、阻挡层及沟道层，沟道层包括n型沟道层和p型沟道层，n型沟道层和p型沟道层构成p‑n结；其中，通过向栅层施加偏压，以控制沟道层和浮栅层共同实现存储电子和释放电子。该浮栅存储器通过施加不同个数的脉冲序列，能够选择性地对沟道层总的电阻进行改写，结合浮栅层实现浮栅存储器的多级存储功能。

关键词：浮栅存储器沟道层浮栅层栅层绝缘层施加存储电子多级存储脉冲序列阻挡层电阻制备改写释放

来源：评论

学校读者我要写书评

暂无评论

浮栅存储器及其制备方法

浮栅存储器及其制备方法

引用

作者：朱宝尹睿张卫 201203 上海市浦东新区碧波路690号401-23室

本发明提供了一种浮栅存储器，包括衬底、绝缘介质层、栅极、阻挡层、栅极接触材料层、浮栅层、隧穿层、沟道层、隔离绝缘介质层、源极和漏极，在所述沟道层背向所述隧穿层的一面的部分形成隔离绝缘介质层，避免了所述沟道层被空气氧化... 详细信息

标准号: CN114068564A

本发明提供了一种浮栅存储器，包括衬底、绝缘介质层、栅极、阻挡层、栅极接触材料层、浮栅层、隧穿层、沟道层、隔离绝缘介质层、源极和漏极，在所述沟道层背向所述隧穿层的一面的部分形成隔离绝缘介质层，避免了所述沟道层被空气氧化，进而提升了所述浮栅存储器的可靠性，所述阻挡层、所述浮栅层、所述隧穿层、所述沟道层和所述隔离绝缘介质层的材料为二维材料，能够利用二维材料无悬挂键的优势，减小界面缺陷，降低了所述浮栅存储器的阈值电压，进而降低所述浮栅存储器的功耗，所述沟道层的材料为二维材料有助于所述沟道层中的电荷被所述浮栅层所俘获，进而提升了所述浮栅存储器的擦写速度。本发明还提供了所述浮栅失存储器的制备方法。

关键词：沟道层浮栅存储器二维材料隔离绝缘浮栅层介质层隧穿层阻挡层栅极接触材料绝缘介质层界面缺陷空气氧化阈值电压存储器电荷悬挂键俘获擦写衬底浮栅功耗减小漏极源极制备

来源：评论

学校读者我要写书评

暂无评论

浮栅存储器及其制备方法

浮栅存储器及其制备方法

引用

作者：朱宝尹睿张卫 201203 上海市浦东新区碧波路690号401-23室

本发明提供了一种浮栅存储器，包括衬底、绝缘介质层、缓冲层、沟道层、隧穿层、源极、漏极、浮栅层、阻挡层、栅极和栅极接触材料层，所述缓冲层覆盖所述绝缘介质层背向所述衬底的一面，所述沟道层覆盖所述缓冲层背向所述绝缘介质层的... 详细信息

标准号: CN114068674A

本发明提供了一种浮栅存储器，包括衬底、绝缘介质层、缓冲层、沟道层、隧穿层、源极、漏极、浮栅层、阻挡层、栅极和栅极接触材料层，所述缓冲层覆盖所述绝缘介质层背向所述衬底的一面，所述沟道层覆盖所述缓冲层背向所述绝缘介质层的一面，所述隧穿层覆盖所述沟道层背向所述缓冲层的一面的部分，所述浮栅层覆盖所述隧穿层背向所述沟道层的一面，所述阻挡层覆盖所述浮栅层背向所述隧穿层的一面，所述栅极覆盖所述阻挡层背向所述浮栅层的一面，能够利用二维材料无悬挂键的优势，减小界面缺陷，降低了所述浮栅存储器的阈值电压，进而降低所述浮栅存储器的功耗。本发明还提供了所述浮栅失存储器的制备方法。

关键词：浮栅层沟道层缓冲层隧穿层浮栅存储器绝缘介质层覆盖阻挡层衬底栅极接触材料二维材料界面缺陷阈值电压存储器悬挂键浮栅功耗减小漏极源极制备

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：