检索结果-内蒙古大学图书馆

通信学报 2009年第9期30卷 1-6页

作者：王中祥王俊宇刘丹闵昊复旦大学专用集成电路与系统国家重点实验室上海201203

提出了一种优化的基于时隙ALOHA的随机型防碰撞算法——BIS算法。该算法在帧开始前扫描空时隙的位置,并结合标签估算算法实现对帧长的动态调度,最大限度地减少空时隙的时间开销,以实现提高多标签读取效率的目标。仿真结果表明,在不考虑... 详细信息

提出了一种优化的基于时隙ALOHA的随机型防碰撞算法——BIS算法。该算法在帧开始前扫描空时隙的位置,并结合标签估算算法实现对帧长的动态调度,最大限度地减少空时隙的时间开销,以实现提高多标签读取效率的目标。仿真结果表明,在不考虑误码的理想情况下,采用该算法的系统效率最高可以达到81%,高于ALOHA算法的理想系统效率,识别速度与一般的时隙ALOHA算法和二进制算法相比有较大幅度的提高。

关键词：射频识别防碰撞时隙ALOHA

来源：评论

学校读者我要写书评

暂无评论

一种新型的高速时钟数据恢复电路的设计和验证

引用

固体电子学研究与进展 2007年第4期27卷 529-534页

作者：叶国敬孙曼郭淦洪志良复旦大学专用集成电路与系统国家重点实验室上海200433

针对高速(Gbit/s)串行数据通信应用,提出了一种混合结构的高速时钟数据恢复电路。该电路结构结合鉴频器和半速率二进制鉴相器,实现了频率锁定环路和相位恢复环路的同时工作。和传统的双环路结构相比,在功耗和面积可比拟的前提下,该结构... 详细信息

针对高速(Gbit/s)串行数据通信应用,提出了一种混合结构的高速时钟数据恢复电路。该电路结构结合鉴频器和半速率二进制鉴相器,实现了频率锁定环路和相位恢复环路的同时工作。和传统的双环路结构相比,在功耗和面积可比拟的前提下,该结构系统的复杂度低、响应速度快。电路采用1.8 V,0.18μm CMOS工艺流片验证,测试结果显示在2 Gbit/s伪随机数序列输入情况下,电路能正确恢复出时钟和数据。芯片面积约0.5 mm^2,时钟数据恢复部分功耗为53.6 mW,输出驱动电路功耗约64.5 mW,恢复出的时钟抖动峰峰值为45 ps,均方根抖动为9.636 ps。

关键词：模拟集成电路时钟数据恢复鉴频器半速非归零码

来源：评论

学校读者我要写书评

暂无评论

JPEG2000中小波滤波器的定点分析及其VLSI实现

引用

固体电子学研究与进展 2004年第4期24卷 466-471,504页

作者：朱珂华林周晓方章倩苓复旦大学专用集成电路与系统国家重点实验室上海200433

对JPEG2 0 0 0中推荐的 5 /3整数滤波器和 9/7实数滤波器进行了硬件实现时所需要的有限精度分析 ;确定了小波变换过程中各个参数的最佳数据宽度 ,还确定了整个变换系统的数据通路的数据宽度。基于lifting的小波变换的特点结合嵌入式延... 详细信息

对JPEG2 0 0 0中推荐的 5 /3整数滤波器和 9/7实数滤波器进行了硬件实现时所需要的有限精度分析 ;确定了小波变换过程中各个参数的最佳数据宽度 ,还确定了整个变换系统的数据通路的数据宽度。基于lifting的小波变换的特点结合嵌入式延拓算法提出了两种小波变换———折叠结构和长流水线结构 ;对两种结构进行了分析比较。最后 ,对折叠结构和相关的其它结构在所需存储单元的数量、存储单元的访问次数、处理能力以及功耗等方面进行了分析比较 ,可以看出文中提出的结构在性能上有明显优点。

关键词： JPEG2000 小波变换有限精度分析嵌入式延拓

来源：评论

学校读者我要写书评

暂无评论

应用于JPEG2000的高性能离散小波变换VLSI结构

引用

计算机辅助设计与图形学学报 2004年第7期16卷 1010-1015页

作者：朱珂华林鲁则瑜周晓方章倩苓郭正复旦大学专用集成电路与系统国家重点实验室上海200433

提出将JPEG2 0 0 0小波变换单元的熵编码单元作为整体进行设计 ,在两个单元间建立基于流水线的处理方式 ,充分考虑了JPEG2 0 0 0中两个单元间处理的一致性和资源共享性 ,提高了系统的处理速度文中的结构具有灵活的可配置性 ,可以根据... 详细信息

提出将JPEG2 0 0 0小波变换单元的熵编码单元作为整体进行设计 ,在两个单元间建立基于流水线的处理方式 ,充分考虑了JPEG2 0 0 0中两个单元间处理的一致性和资源共享性 ,提高了系统的处理速度文中的结构具有灵活的可配置性 ,可以根据需要选择不同的小波滤波器 ,能够选择小波分解的次数 ,选择小波变换过程中数据延拓方式等对硬件实现时的有限精度效应进行分析 ,确定了整个处理单元数据通路的数据宽度最后 ,采用SMIC的 0 18μm工艺验证了文中的结构 ,整个结构约为 6 6 0 0等效门 ,最高处理速度约为 30 0MHz ;同时 ,文中结构还在Xilinx的XC2V2 0 0 0FPGA上进行了具体实现与相关的结构进行性能比较结果表明 ,文中结构在设计复杂度。

关键词： JPEG2000 小波变换有限精度分析嵌入式延拓

来源：评论

学校读者我要写书评

暂无评论

TN-LCD的数字信号驱动方法

引用

固体电子学研究与进展 2008年第2期28卷 264-270页

作者：包旭鹤曾晓洋复旦大学专用集成电路与系统国家重点实验室上海200433

提出了用数字信号取代多电平信号驱动TN-LCD的方法,利用数字信号相位差和占空比的不同,实现行(COMMON)和列(SEGMENT)信号电压差均方根值差异而达到显示图形的效果。文中首先构造了数字单行扫描模式,但其对显示对比度影响较大;进而借鉴... 详细信息

提出了用数字信号取代多电平信号驱动TN-LCD的方法,利用数字信号相位差和占空比的不同,实现行(COMMON)和列(SEGMENT)信号电压差均方根值差异而达到显示图形的效果。文中首先构造了数字单行扫描模式,但其对显示对比度影响较大;进而借鉴了多路寻址液晶驱动的原理,构造出数字两行扫描模式改善了显示对比度;最后得到的数字两行扫描模式的TN-LCD驱动方法具有无静态功耗、驱动能力强、成本低、实现灵活等优点。低于16行LCD应用条件下其显示对比度已接近传统方法。通过FPGA和流片试验,结果证明此方法是可实现的。实际观察到的显示对比度和静态工作电流已达到预期目标。

关键词：液晶驱动显示扭曲向列阵型多路寻址均方根静态功耗显示对比度

来源：评论

学校读者我要写书评

暂无评论

基于布通率的FPGA装箱算法

引用

计算机辅助设计与图形学学报 2007年第1期19卷 108-113页

作者：胡云王伶俐唐璞山童家榕复旦大学专用集成电路与系统国家重点实验室上海201203

提出一种基于FPGA布通率的装箱算法.选择连接因子最小的节点作为种子节点;采用基于布通率的启发式函数来选择最合适的逻辑单元(LE)装箱到可配置逻辑单元(CLB)内部.可以同时减少装箱后CLB之间的线网数和CLB引脚的外部使用率,从而减少布... 详细信息

提出一种基于FPGA布通率的装箱算法.选择连接因子最小的节点作为种子节点;采用基于布通率的启发式函数来选择最合适的逻辑单元(LE)装箱到可配置逻辑单元(CLB)内部.可以同时减少装箱后CLB之间的线网数和CLB引脚的外部使用率,从而减少布线所需的通道数.该算法和已有算法相比较,线网数和布线通道数都减少约30%.算法的时间复杂度仍然是线性的.

关键词：现场可编程逻辑门阵列布通率装箱

来源：评论

学校读者我要写书评

暂无评论

深亚微米Sigma-Delta ADC设计方法研究

引用

固体电子学研究与进展 2007年第1期27卷 63-68页

作者：詹陈长王勇周晓方闵昊周电复旦大学专用集成电路与系统国家重点实验室上海201203

通过一个0.18μm CMOS工艺、低功耗Sigma-Delta ADC调制器(SDM)部分的设计研究,提出了一种深亚微米下混合信号处理系统的设计方法,论述了从系统级行为验证到电路级验证的设计流程,与传统流程相比,在行为级验证中采用了SIMULINK建模方法... 详细信息

通过一个0.18μm CMOS工艺、低功耗Sigma-Delta ADC调制器(SDM)部分的设计研究,提出了一种深亚微米下混合信号处理系统的设计方法,论述了从系统级行为验证到电路级验证的设计流程,与传统流程相比,在行为级验证中采用了SIMULINK建模方法,在电路级的验证中,提出了从宏模型验证到晶体管级细电路验证这样一种新颖的设计方案,其中所提出的宏模型以6.5%的仿真时间获得97.5%的仿真精度,晶体管级电路以此指标设计,确保其一次验证通过,提高了系统设计效率。

关键词：深亚微米 Sigma—Delta 模数转换器混合信号宏模型设计方法

来源：评论

学校读者我要写书评

暂无评论

基于MOSFET PDE模型的射频电路周期稳态分析

引用

固体电子学研究与进展 2004年第1期24卷 38-43页

作者：来金梅武新宇孙承绶任俊彦章倩苓 Omar Wing 复旦大学专用集成电路与系统国家重点实验室上海200433

研究了基于 MOSFET PDE模型的射频电路周期稳态分析有效算法 :通过恰当的系统解耦、松弛迭代和边值问题求解等方法避免了复杂的 PDE周期稳态分析 ,较好地解决了基于 MOSFET PDE模型的射频电路周期稳态分析的计算效率问题。采用该算法仿... 详细信息

研究了基于 MOSFET PDE模型的射频电路周期稳态分析有效算法 :通过恰当的系统解耦、松弛迭代和边值问题求解等方法避免了复杂的 PDE周期稳态分析 ,较好地解决了基于 MOSFET PDE模型的射频电路周期稳态分析的计算效率问题。采用该算法仿真典型的 C类功率放大器得到电流波形和工业界公认标准器件仿真器 MEDICI瞬态模拟得到电流波形比较 ,显示出很好的一致性。

关键词： MOSFET PDE 射频电路周期稳态分析电流波形

来源：评论

学校读者我要写书评

暂无评论

延迟锁定环(DLL)及其应用

引用

固体电子学研究与进展 2005年第1期25卷 81-88页

作者：陆平郑增钰任俊彦复旦大学专用集成电路与系统国家重点实验室上海200433

DLL可以产生精确的延迟效果而不受环境和工艺条件的影响 ,因而常用来生成稳定的延迟或多相位的时钟信号。文中介绍了延迟锁相环的结构 ,设计了 CMOS工艺 DLL具体电路 ,着重分析了新型的伪差分结构延迟单元 ,它可使设计简单而且单位延迟... 详细信息

DLL可以产生精确的延迟效果而不受环境和工艺条件的影响 ,因而常用来生成稳定的延迟或多相位的时钟信号。文中介绍了延迟锁相环的结构 ,设计了 CMOS工艺 DLL具体电路 ,着重分析了新型的伪差分结构延迟单元 ,它可使设计简单而且单位延迟时间的选择更加灵活。文中还对 DLL在高速以太网发送电路中的应用作了具体的设计和仿真 ,运用 DLL使发送数据的上升、下降时间精确地控制在 4ns± 1

关键词：锁相环延迟锁定环鉴相器电荷泵压控延迟线

来源：评论

学校读者我要写书评

暂无评论

电感电容压控振荡器调谐曲线的时域分析

引用

电子学报 2005年第8期33卷 1467-1472页

作者：唐长文何捷菅洪彦张海青闵昊复旦大学专用集成电路与系统国家重点实验室上海200433

本文提出了一种基于周期计算技术的压控振荡器频率-电压调谐曲线的分析方法.在传统的谐波平衡近似方法中,通过大信号非线性分析方法可以计算出一个周期内可变电容的有效电容值.然而通过有效电容推导的调谐曲线并不准确,况且如果高阶谐... 详细信息

本文提出了一种基于周期计算技术的压控振荡器频率-电压调谐曲线的分析方法.在传统的谐波平衡近似方法中,通过大信号非线性分析方法可以计算出一个周期内可变电容的有效电容值.然而通过有效电容推导的调谐曲线并不准确,况且如果高阶谐波分量不可以忽略的话,谐波平衡近似分析方法将会变得很复杂.本文提出的周期计算方法所得到的振荡调谐曲线比传统谐波平衡近似分析方法更加精确.在0.35μm2P4MCMOS工艺上实现的电感电容压控振荡器的实验测试证明了该理论分析的正确性.

关键词： MOS管可变电容电感电容回路压控振荡器累积型MOS管振荡调谐曲线

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：