检索结果-内蒙古大学图书馆

微电子学 2019年第2期49卷 153-158,167页

作者：王文捷邱盛徐代果中国电子科技集团公司第二十四研究所重庆400060 模拟集成电路国家重点实验室重庆400060

提出一种比较器亚稳态抑制技术,并将其应用于一个8位320 MS/s的逐次逼近型模数转换器(SAR ADC)。该技术抑制了比较器在高速工作情况下可能出现的亚稳态现象,从而降低了比较器出现错误结果的概率。同时,提出一种转换时间复用技术,使ADC... 详细信息

提出一种比较器亚稳态抑制技术,并将其应用于一个8位320 MS/s的逐次逼近型模数转换器(SAR ADC)。该技术抑制了比较器在高速工作情况下可能出现的亚稳态现象,从而降低了比较器出现错误结果的概率。同时,提出一种转换时间复用技术,使ADC能在转换与采样模式之间快速切换。与传统技术相比,随着工艺角、电源电压和温度(PVT)的变化,ADC的采样时间会被最大化。基于65 nm CMOS工艺,设计了一种8位320 MS/s SAR ADC。芯片测试结果表明,在1 V电源电压下,功耗为1 mW,信号噪声失真比(SNDR)>43 dB,无杂散动态范围(SFDR)>53.3 dB。SAR ADC核的芯片面积为0.021 mm^2,在Nyquist采样率下,优值为29 fJ/step。

关键词：逐次逼近型模数转换器比较器亚稳态抑制技术转换时间复用技术

来源：评论

学校读者我要写书评

暂无评论

毫米波片上雷达技术研究进展

引用

微电子学 2019年第4期49卷 545-550页

作者：李骏王健安赖凡中国电子科技集团公司第二十四研究所重庆400060 模拟集成电路国家重点实验室重庆400060

硅微电子技术的进步推动着雷达技术向着毫米波频段片上方向发展。片上雷达优良的性能和小型化优势使其在汽车及其他新领域获得越来越广泛的应用。阐述了基于SiGe BiCMOS和CMOS技术研制的几种主流硅毫米波片上雷达的电路结构、无源元件... 详细信息

硅微电子技术的进步推动着雷达技术向着毫米波频段片上方向发展。片上雷达优良的性能和小型化优势使其在汽车及其他新领域获得越来越广泛的应用。阐述了基于SiGe BiCMOS和CMOS技术研制的几种主流硅毫米波片上雷达的电路结构、无源元件和封装技术,分析了其发展情况和面临的挑战,指出了片上毫米波雷达技术和应用的发展趋势。

关键词：毫米波片上雷达 SiGe BiCMOS CMOS 收发器天线

来源：评论

学校读者我要写书评

暂无评论

毫米波天线集成技术研究进展

引用

微电子学 2019年第4期49卷 551-557,573页

作者：王文捷邱盛王健安赖凡中国电子科技集团公司第二十四研究所重庆400060 模拟集成电路国家重点实验室重庆400060

作为5G大规模多输入/多输出(MIMO)的技术支持,毫米波天线集成技术是实现高分辨数据流、移动分布式计算等应用场景的关键技术。讨论了封装天线(AiP)、片上天线(AoC)、混合集成等毫米波天线集成技术发展状况、关键技术及其解决方案,剖析... 详细信息

作为5G大规模多输入/多输出(MIMO)的技术支持,毫米波天线集成技术是实现高分辨数据流、移动分布式计算等应用场景的关键技术。讨论了封装天线(AiP)、片上天线(AoC)、混合集成等毫米波天线集成技术发展状况、关键技术及其解决方案,剖析了几种典型集成天线技术,分析了技术发展脉络,总结了5G毫米波集成天线一体化技术的发展趋势。

关键词：相控阵毫米波天线封装天线片上天线混合集成天线

来源：评论

学校读者我要写书评

暂无评论

高性能低功耗SAR A/D转换器技术发展动态

引用

微电子学 2018年第6期48卷 784-790,801页

作者：陈光炳模拟集成电路国家重点实验室重庆400060

基于国际公开发表的逐次逼近型A/D转换器(SAR ADC)技术论文,总结了不同架构下高性能SAR结构A/D转换器的技术特点。分析了SAR ADC中主要模块的关键技术,包括高速高线性采样开关技术、高速低功耗比较器技术、高速旁路SAR逻辑技术,以及相... 详细信息

基于国际公开发表的逐次逼近型A/D转换器(SAR ADC)技术论文,总结了不同架构下高性能SAR结构A/D转换器的技术特点。分析了SAR ADC中主要模块的关键技术,包括高速高线性采样开关技术、高速低功耗比较器技术、高速旁路SAR逻辑技术,以及相关技术在电路级实现时需要考虑的因素。针对SAR ADC的主要模块,介绍了近年来新技术的改进方法。这些高性能低功耗SAR ADC新技术及发展动态的综述对设计者可提供有益的帮助。

关键词： SAR结构A/D转换器低功耗高性能

来源：评论

学校读者我要写书评

暂无评论

双极晶体管发射极电阻的提取方法及应用研究

引用

微电子学 2019年第2期49卷 164-167页

作者：邱盛王文捷王健安张培健中国电子科技集团公司第二十四研究所重庆400060 模拟集成电路国家重点实验室重庆400060

以双多晶自对准互补双极器件中NPN双极晶体管为例,阐述了发射极电阻提取的基本原理和数学方法。在大电流情况下,NPN管的基极电流偏离理想电流是发射极串联电阻效应引起的。该提取方法综合考虑了辐照过程中NPN管的电流增益退化特性,分析... 详细信息

以双多晶自对准互补双极器件中NPN双极晶体管为例,阐述了发射极电阻提取的基本原理和数学方法。在大电流情况下,NPN管的基极电流偏离理想电流是发射极串联电阻效应引起的。该提取方法综合考虑了辐照过程中NPN管的电流增益退化特性,分析了总剂量辐照效应对NPN管的损伤机理和模式。该提取方法适用于多晶硅发射极器件,也适用于SiGe HBT器件。

关键词：多晶硅发射极发射极电阻总剂量辐照电流增益退化

来源：评论

学校读者我要写书评

暂无评论

一种新型开关电流余量放大器

引用

微电子学 2019年第5期49卷 632-636页

作者：邓民明王旭刘涛张昕模拟集成电路国家重点实验室重庆400060 中国电子科技集团公司第二十四研究所重庆400060

提出了一种基于互补双极工艺的新型余量放大器。该余量放大器由电阻反馈阵列、开关电流阵列和互补双极运算放大器组成,采用了恒定共模电流的方式。相比于传统余量放大器,该余量放大器的时序更简单、精度更高。采用开关电流阵列来调整整... 详细信息

提出了一种基于互补双极工艺的新型余量放大器。该余量放大器由电阻反馈阵列、开关电流阵列和互补双极运算放大器组成,采用了恒定共模电流的方式。相比于传统余量放大器,该余量放大器的时序更简单、精度更高。采用开关电流阵列来调整整个余量放大器的电流流向,采用带高增益放大器的电阻反馈阵列来产生相应的余量放大。在流水线模数转换器中,该余量放大器实现了分段放大功能。

关键词：余量放大器流水线模数转换器开关电流电阻阵列互补双极工艺

来源：评论

学校读者我要写书评

暂无评论

基于OMP的SRAM成品率分析的分组建模方法

引用

太赫兹科学与电子信息学报 2020年第1期18卷 155-159页

作者：梁堃张龙赵振国杨帆中国工程物理研究院微系统与太赫兹研究中心四川成都610200 中国工程物理研究院电子工程研究所四川绵阳621999 中国工程物理研究院高性能数值模拟软件中心北京100088 复旦大学专用集成电路与系统国家重点实验室上海201203

静态随机存取存储器(SRAM)电路的失效是极小概率事件,并且不同电路条件下的失效区域边界可能相距很远。因此,为了更高效地获得更精准的SRAM成品率预测结果,提出一种基于正交匹配追踪(OMP)算法的SRAM性能分组建模方法,并应用于典型SRAM... 详细信息

静态随机存取存储器(SRAM)电路的失效是极小概率事件,并且不同电路条件下的失效区域边界可能相距很远。因此,为了更高效地获得更精准的SRAM成品率预测结果,提出一种基于正交匹配追踪(OMP)算法的SRAM性能分组建模方法,并应用于典型SRAM电路成品率的预测。此方法主要根据不同SRAM电路条件下失效区域边界距离的差异将仿真数据划分为多组,之后利用OMP算法对不同组的数据分别建立多项式模型,该模型可用于对SRAM电路的成品率进行快速分析预测。与标准蒙特卡洛统计算法及基于OMP的单一建模方法相比,基于OMP的分组建模方法不仅可以缩短建模时间,提高建模准确度,还能够获得更加精确的SRAM成品率预测结果。

关键词：分组建模正交匹配追踪重要性采样静态随机存取存储器成品率预测

来源：评论

学校读者我要写书评

暂无评论

基于JESD204B的接收端数据链路层设计与实现

引用

微电子学 2019年第4期49卷 508-512页

作者：付东兵焦阳徐洋洋邱雅倩姚亚峰模拟集成电路国家重点实验室重庆400060 中国电子科技集团公司第十研究所重庆400060 中国地质大学(武汉)机械与电子信息学院武汉430074

行业新标准JESD204B支持高达12.5 Gbit/s串行传输速率,是解决数据转换器与逻辑器件之间高速数据传输问题的主流接口。采用四字节并行处理方案实现了JESD204B协议接收端数据链路层电路,完成协议功能的同时将电路工作时钟频率由1.25 GHz... 详细信息

行业新标准JESD204B支持高达12.5 Gbit/s串行传输速率,是解决数据转换器与逻辑器件之间高速数据传输问题的主流接口。采用四字节并行处理方案实现了JESD204B协议接收端数据链路层电路,完成协议功能的同时将电路工作时钟频率由1.25 GHz降低到312.5 MHz,使其能在CMOS工艺下使用标准数字电路设计流程实现。将Verilog HDL实现的电路与XILINX JESD204B 6.1v版本的发送端IP核进行对接,验证了该方案的可行性。在Design Compiler平台上,采用65 nm LP CMOS工艺数字标准单元库,对设计方案进行了综合评估。实验结果表明,该方案在工作频率和功能方面均能满足JESD204B协议规范。

关键词：数据链路层四字节并行处理同步高速串行接口

来源：评论

学校读者我要写书评

暂无评论

高速宽带锁相环的相位噪声影响研究

引用

微电子学 2019年第4期49卷 467-470,476页

作者：刘琨李铁虎张俊安中国电子科技集团公司第二十四研究所重庆400060 模拟集成电路国家重点实验室重庆400060 重庆理工大学两江人工智能学院重庆401135

介绍了一种高速宽带锁相环的架构设计和基本原理。设计了双压控振荡器结构,使得锁相环输出时钟信号的频率范围达到6.0~12.5 GHz。基于锁相环的线性模型,从理论上分析了各单元电路的相位噪声对总体输出相位噪声的影响。基于65 nm CMOS工... 详细信息

介绍了一种高速宽带锁相环的架构设计和基本原理。设计了双压控振荡器结构,使得锁相环输出时钟信号的频率范围达到6.0~12.5 GHz。基于锁相环的线性模型,从理论上分析了各单元电路的相位噪声对总体输出相位噪声的影响。基于65 nm CMOS工艺,根据各单元电路相位噪声的典型数据,对锁相环的输出相位噪声和等效时钟抖动等参数进行了仿真。结果表明,电荷泵、输入参考时钟、分频器、压控振荡器对整体输出噪声的贡献分别为35.8%、30.3%、18.3%、14.6%,环路滤波器对相位噪声贡献很小。锁相环的整体仿真结果显示,在各种工艺角下,锁相环的输出时钟信号频率均可达到12.5 GHz,高频输出相位噪声带来的时钟抖动均小于1 ps。

关键词：锁相环相位噪声时钟抖动工艺角

来源：评论

学校读者我要写书评

暂无评论

用于高速高精度流水线ADC的开关电容比较器

引用

微电子学 2019年第1期49卷 7-11,16页

作者：宋健张勇李婷四川工程职业技术学院电气信息工程系四川德阳618000 中国电子科技集团公司第二十四研究所重庆400060 模拟集成电路国家重点实验室重庆400060

在65nm CMOS工艺条件下,设计了一种用于高速高精度流水线ADC的开关电容比较器。采用单电容结构,实现了比较结果的最小化传输延迟。利用正反馈电容将采样网络的实极点调制为复极点,以减小采样传输延迟。用静态锁存器替代高速双尾动态锁存... 详细信息

在65nm CMOS工艺条件下,设计了一种用于高速高精度流水线ADC的开关电容比较器。采用单电容结构,实现了比较结果的最小化传输延迟。利用正反馈电容将采样网络的实极点调制为复极点,以减小采样传输延迟。用静态锁存器替代高速双尾动态锁存器,以适应正反馈的电容结构。数字驱动部分采用正反馈方式,以提升传输速度。Spectre仿真结果表明,在14位精度下,10GHz带宽比较器的采样网络具有与20GHz带宽MDAC的采样网络相同的传输延迟,从锁存器开始锁存到数字驱动输出的总传输延迟小于50ps。

关键词：流水线ADC 开关电容比较器正反馈

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：